Цифровой анализатор спектра

 

Изобретение относится к измерительной технике и может быть использовано для анализа спектров сигналов в реальном масштабе времени. Цель изобретения - повышение точности определения частот составляющих спектра сигнала достигается путем совместной обработки фазовых спектров и вычисления отклонений частот составляющих от соответствующих дискретных частот. Устройство содержит аналого-цифровой преобразователь 1, блоки 2, 4 и 13 умножения, цифровой генератор 3 гармонических функций, сумматоры 5, 8 и 15, блоки 6, 7, 10 И 11 памяти, блок 9 вычисления фаз, блок 12 задания коэффициента , блок 12 задания коэффициента , блок 14 вычитания, счетчики 16 И 19, дешифратор 17, тактовый генератор 18, элементы 20 и 21 задержки, элементы И 22 и 23. Устройство обеспечивает существенное повьшение выполняемых измерений по сравнению с прототипом. 2 ИЛ. S (Л &: О эо х to х

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

Ai (19) (11) (51) 4 G 01 R 23/16

Г

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ 41. ("

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BTOPCHOIVlV СВИДЕТЕЛЬСТВУ (21) 3998035/24-21 (22) 02.01.86 (46) 07.05.87. Вюл. Р 17 (72) Н.Н.Протченко (53) 681.325(088.8) (56) Евтеев И.И. и др. Аппаратурная реализация дискретного преобразования

Фурье. — N. Энергия, 1978, рис. 31 ° (54) ЦИФРОВОЙ АНАЛИЗАТОР СПЕКТРА (57) Изобретение относится к измерительной технике и может быть использовано для анализа спектров сигналов в реальном масштабе времени. Цель изобретения — повышение точности определения частот составляющих спектра сигнала достигается путем совместной обработки фазовых спектров и вычисления отклонений частот составляющих от соответствующих дискретных частот.

Устройство содержит аналого-цифровой преобразователь 1, блоки 2, 4 и 13 умножения, цифровой генератор 3 гармонических функций, сумматоры 5, 8 и

15, блоки 6, 7, 10 и 11 памяти, блок

9 вычисления фаз, блок 12 задания коэффициента, блок 12 задания коэффициента, блок 14 вычитания, счетчики 16 и 19, дешифратор 17, тактовый генератор 18, элементы 20 и 21 задержки, элементы И 22 и 23. Устройство обеспечивает существенное повышение выполняемых измерений по сравнению с прототипом, 2 ил.

9 2 блоков 6 и 7 памяти соответственно и с выходными шинами 25 и 26 устройства. Выходные шины сумматоров 5 и 8 соединены соответственно с информационными входами блоков 6 и 7 памяти и первым и вторым входами блока 9 вычисления фаз, выход которого соединен с информационной входной шиной блока 10 памяти, выход последнего соединен с информационной входной шиной блока 11 памяти и шиной уменьшаемого блока 14 вычитания, шина вычитаемого которого соединена с выходом блока 11 памяти, а выход †. с первым входом блока 13 умножения, второй вход которого соединен с выходной шиной блока 12 задания коэффициента

1/2П. Первая входная шина сумматора

15 соединена с выходом блока 13 умножения, а выходная шина — с выходом

27 анализатора. Выход элемента 20 задержки соединен с входами записи блоков 6 и 7 памяти и через элемент 21 задержки с вторым входом элемента И

22, выход которого соединен со входом записи блока 10 памяти. Выход элемента И 23 соединен с входом записи блока 11 памяти.

Сигнальный вход АЦП 1 соединен с входной клеммой 24 устройства, тактовый вход — с выходом второго счет35 чика 19 и входом первого счетчика 16, а выходная шина АЦП вЂ” с первыми входами блоков 2 и 4 умножения, вторые входы которых соединены с выходными шинами косинуса и синуса соответственно цифрового генератора 3 гармонических функций, информационный вход которого соединен с выходной шиной счетчика 16 и входной шиной дешифратора 17, первый выход (фиг.2в) которого соединен с входами разрешения считывания блоков 6 и 7 памяти, а второй выход (фиг.2в) — с первыми входами элементов И 22 и 23. Выход тактового генератора 18 соединен с тактовым входом цифрового генератора

3 гармонических функций, входом эле- мента 20 задержки, вторым входом элемента И 23 и входом счетчика 19, выходная шина которого соединена с 55 адресными входами блоков 6, 7, 10 и

11 памяти и вторым входом сумматора

15, выходные шины блоков 2 и 4 умножения соединены с выходными шинами

1 130892

Изобретение относится к измерительной технике и предназначено для анализа спектров сигналов в реальном масштабе времени.

Цель изобретения — повышение точ5 ности определения частот составляющих спектра сигнала путем совместной обработки фазовых спектров соприкасаюшихся реализаций сигнала и вычисления отклонений частот составляющих от со- 10 ответствующих дискретных частот, На фиг.1 приведена структурная схема цифрового анализатора спектра; на фиг,2 — временные диаграммы, поясняющие его работу. 55

Анализатор содержит аналого-цифровой преобразователь (АЦП) 1, первый блок 2 умножения, цифровой генератор

3 гармонических функций, второй .блок умножения, первый сумматор 5, пер- 20 вый и второй блоки 6 и 7 памяти, вто. рой сумматор 8, блок 9 вычисления фаз, третий и четверть!й блоки 10 и

11 памяти, блок 12 задания коэффициента 1/2П, третий блок 13 умножения, блок 14 вычитания, третий сумматор 15, первый счетчик 16, дешифратор 17, тактовый генератор 18, второй счетчик

19, первый и второй элементы 20 и 21

:задержки, первый и второй элементы

И 22 и 23.

Анализатор работает следующим образом.

Блоки известного устройства обеспечивают вычисление пар коэффициентов

Фурье путем обработки реализации сигнала длительностью Т, что соответствует разрешению по частоте af

=1/Т . Вычисления выполняются послеP довательно в паузах между отсчетами сигнала и заканчиваются до начала следующей реализации, что позволяет получить спектры соприкасающихся реализаций сигнала в реальном масштабе времени. АЦП 1 преобразует сигнал в ряд цифровых значений, формируемых по импульсам, поступающим со счетчика 19 (фиг,2а), При этом каждая реализация представляется N дискретными отсчетами, N-й отсчет для данной реализации является нулевым для следующей. Цифровой генератор 3 эа каждый период дискретизации последовательно формирует ш пар значений гармонических функций для всех дискретных частот.

Порядок изменения значений гармонических функций при обработке каждого отсчета задается номером отсчета К, поступающим со счетчика 16, Каждое значение кода АЦП 1 последовательно умножается в блоках 2 и 4 íà m сопря3 13089 женных значений косинуса и синуса соответственно, а результаты поступают на сумматоры 5 и 8, где складываются с числами, считываемыми с блоков 6 и

7 памяти. По N-му отсчету формирует5 ся строб, длительность которого равна периоду дискретизации (фиг.2б), который запрещает считывание информации.

При этом на выходах блоков 6 и 7 формируются нулевые коды, цепь обратной 10 связи разрывается, и в блоки 6 и 7 памяти производится запись первых для новой реализации произведений. На адресные входы этих блоков поступает номер дискретной частоты i что обес- t5 печивает однозначное соответствие с генерируемыми блоком 3 гармоническими функциями. По окончании строба обратные связи замь1каются, и в блоках памяти формируются действительный и 20 мнимый коэффициенты Фурье для каждой из m частот. Их вычисление завершается при обработке (N-1)-го отсчета.

Блок 9 вычисления фаз выдает результат при поступлении на его вход действительного и мнимого коэффициентов Фурье с выходов сумматоров 5 и

8. Фаза i-й составляющей спектра определяется выражением

Ф.(С) = (и; — са,; ) t +(р,;, (1) 30 где Я; — угловая частота х-й гармоники;

ЫО1 — угловая частота ближайшей, дискреты; о,- начальная фаза -й составляющей.

Значения У; (С) вычисляются последовательно для следующих друг за другом реализаций сигнала со сдвигом во времени Т = 1/ЬЕ. Поэтому разность фаз i-й составляющей спектра для соседних реализаций равна

Регистрация фаз составляющих спектра в блоке 10 памяти производится в течение (N-1)-го периода дискретизации. Для этого дешифратоp 17 формирует на втором выходе строб (фиг.2в), разрешающий прохождение импульсов тактового генератора 18 на вход записи блока 10 памяти. Аналогично в блоке 11 памяти производится перезапись информации из блока 10 памяти. Запись в блоки 6 и 7 памяти производится с задержкой, учитывающей запаздывание формирования частных сумм на входах. блоков памяти.

Запись значений фаз в блок 10 памяти производится с задержкой, учитывающей время формирования фаз на выходе блока 9. Запись информации в блок ll памяти производится без задержки.

При этом в течение (5-1)-го периода дискретизации для каждой частотнойдискреты значений фазы предыдущей реализации переписывается из блока

10 в блок 11, затем в блок 10 записывается значение фазы данной реализации. На выходе блока 14 вычитания формируется разность фаз и Р, . Блоки

12, 13 и 15 обеспечивают вычисление уточненного значения безразмерной частоты каждой гармоники в соответствии с выражением (6). На второй вход сумматора 15 поступает номер частотной дискреты i с выхода счетчика

19, Согласованность работы всех узлов устройства достигается одновременным изменением адресов блоков 6, 7, 10 и

11 памяти в соответствии с номером i частотной дискреты. (2) Са; определяютэвивалентного

4<=(u — и ) °вЂ”

01 дf

Предельные значения ся полосой пропускания фильтра af

11 = 63О, + 21 -- = V 1+ 11 ° bf, (3) ье

Подставляя эти значения (1; в выражение (2), находят пределы изменения разности фаз

ЬУ; = +1!1, (4) 55 откуда следует, что величина разности не превьппает % и имеет знак, соответствующий знаку отклонения частоты -й составляющей от средней частоты

29 4

i-го эквивалентного фильтра„ Разрешая уравнение (2) относительно частоты -й составляющей с учетом того, что

Е ; = i h f, окончательно получают дФ (+ ) f (5)

О

27

Учитывая, что значение Ь и заранее задается и известно с большой точностью, аппаратурно достаточно определить безразмерную частоту i-й составляющей Ф;

P = i+ — - ° (6)

1 211

Эффект повьппения точности определения частоты можно оценить по отношению ошибки, вносимой известным устройством, к ошибке, вносимой предлагаемым устройством

1308929 f 2 ii

af; e{a7, ) (7) ЗО

40

50 где 6(Ь%;) — абсолютная величина ошибки измерения разности фаз.

Из выражения (7) следует, что эффект повышения точности определения частот составляющих спектра сигнала определяется величиной, обратной ошибке измерения разности фаз составляющей спектра для двух соседних реализаций сигнала. Например, если о эта ошибка 3, точность повышается более чем в 100 раз. Таким образом, предлагаемое устройство обеспечивает существенное повышение точности определения частот составляюших спектра сигнала.

Формула изобретения

Цифровой анализатор спектра, содержащий аналого-цифровой преобразователь, первый и второй блоки умножения, первый и второй блоки памяти, тактовый генератор, первый и второй счетчики, причем сигнальный вход аналого-цифрового преобразователя.соеди-. нен с входной клеммой прибора, тактовый вход — с выходом первого и входом второго счетчиков, а выход — с первыми входными шинами первого и второго блоков умножения, вторые входныешины которых соединены соответственно с выходами косинуса.и, синуса цифрового генератора гармонических функций, тактовый вход которого соединен с выходом тактового генератора и входом первого счетчика, первые входы первого и второго сумматоров соединены соответственно с выходными шинами первого и второго блоков умножения, вторые входы этих сумматоров соединены с выходными шинами первого и второго блоков памяти соответственно и выходными шинами действительного и мнимого коэффициентов Фурье устройства, а выходы сумматоров — с информационными входными шинами первого и второго блоков. памяти соответственно, адресные входы последних соединены с выходной шиной первого счетчика, о т . л и ч а ю шийся тем, что, с целью повышения точности определения частот составляющих спектра сигнала путем совместной обработки фазовых спектров соприкасающихся реализаций, в него введены блок вычисления фаз, третий и четвертый блоки памяти, 10 блок вычитания, третий блок умножения блок задания коэффициента 1/2П, третий сумматор, дешифратор, первый и второй элементы задержки, первый и второй элементы И, причем первый и второй входы блока вычисления фаз соединены с выходными шинами первого и второго сумматоров соответственно, а выход — с входной информационной шиной третьего блока памяти, выход20 ная шина которого соединена с информационным входом четвертого блока памяти и входом уменьшаемого блока вычитания, вход которого соединен с выходной шиной четвертого блока памяти, а выход — с первой входной шиной третьего блока умножения, вторая входная шина которого соединена с выходом блока задания коэффициента

1/m, а выходная шина — с первым входом третьего сумматора, выход которого соединен с выходной шиной кодов частот устройства, а второй вход — с адресными входами третьего и четвертого блоков памяти и с выходной шиной первого счетчика, вход дешифратора соединен с входами разрешения считывания первого и второго блоков памяти, а второй его выход— с первыми входами первого и второго элементов И, выход тактового генератора соединен с вторым входом второго .элемента И и входом первого элемента задержки, выход которого соединен с входами записи первого и вто4> рого блоков памяти и через элемент задержки с вторым входом первого элемента И, выход которого соединен с входом записи третьего блока памяти, выход второго элемента И соединен с входом записи четвертого блока памяти.

1308929

Ф1 Ф

2 У

Составитель В.Величкин

Техред А.Кравчук Корректор С.Черни

Редактор О.Юрковецкая

Закаэ 1793/36 ород ул. 1IpoeKr»R 4

Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, 11осква, Ж-35, Раушская наб,, д, 4/5