Устройство для моделирования сигнала короткого замыкания

 

Изобретение относится к вычислительной технике, а именно к устройствам, моделирующим энергетические системы. Оно может быть использовано для проверки приборов определения местоположения повреждения на линиях электропередач. Цель изобре-- тения - повып1ение точности. Цель достигается введением в устройство элемента 7 задержки , делителей 5, 6, 8 частоты, счетчиков 9, 12, 16 импульсов, блока 19 памяти , регистров 14, 17, цифроаналоговых преобразователей 11, 15, 18, масштабирующего усилителя 21, масштабирующего автотрансфофрматора 1 и детектора 2. Изобретение позволяет повысить точность воспроизведения сигнала короткого замыкания благодаря исключению методических ограничений на ве личину постоянной времени апериодических составляющих сигнала, а также учесть осциллирующую составляющую. 1 ил. ш (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ао 4 G 06 G 7/62

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

С .)

CO Р

СР

С

С

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4015795/24-24 (22) 31.01.86 (46) 07.05.87. Бюл. № 17 (71) Институт электроники и вычислительной техники АН ЛатвССР (72) И. Б. Медниекс, А. К. Микелсон и А. Я. Янаус (53) 681.333 (088.8) (56) Кужеков С. Л., Гемст В. К., Васина Л. В, Чмыкалов Г. Н. О способах воспроизведения первичных процессов для испытания устройств релейной защиты. — Изв. вузов.

Электромеханика. 1978, № 9, с. 984, рис. 1 г.

Авторское свидетельство СССР № 875406, кл. G 06 G 7/62, 1980.

„„SU„„1309055 А1 (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СИГНАЛА КОРОТКОГО ЗАМЫКАНИЯ (57) Изобретение относится к вычислительной технике, а именно к устройствам, моделирующим энергетические системы. Оно может быть использовано для проверки приборов определения местоположения повреждения на линиях электропередач. Цель изобретения — повышение точности. Цель достигается введением в устройство элемента 7 задержки, делителей 5, 6, 8 частоты, счетчиков 9, 12, 16 импульсов, блока 19 памяти, регистров 14, 17, цифроаналоговых преобразователей 11, 15, 18, масштабирующего усилителя 21, масштабирующего автотрансфофрматора 1 и детектора 2. Изобретение позволяет повысить точность воспроизведения сигнала короткого замыкания благодаря исключению методических ограничений на ве личину постоянной времени апериодических составляющих сигнала, а также учесть осциллирующую составляющую. 1 ил.

1309055

Изобретение относится к вычислительной технике, а именно к устройствам, моделирующим энергетические системы, и может быть использовано, например, для проверки аппаратуры определения местоположения по- 5 вреждения на линиях электропередач.

Цель изобретения — повышение точности воспроизведения сигнала короткого замыканияя.

На чертеже приведена схема устройства для моделирования сигнала короткого замыкания.

Устройство содержит масштабирующий автотрансформатор 1, детектор 2, сумматор 3, тактовый генератор 4, первый 5 и второй 6 делители частоты, элемент 7 задерж- 15 ки, третий делитель 8 частоты, третий счетчик 9 импульсов, блок 10 памяти, третий цифроаналоговый преобразователь (ЦАП)

11, второй счетчик 12 импульсов, мультиплексор 13, второй регистр 14, второй ЦАП 15, первый счетчик 16 импульсов, первый регистр 17, первый ЦАП 18, блок 19 памяти, умножитель 20, масштабирующий усилитель 21, генератор 22 синусоидальных напряжений, включающий счетчик 9 импульсов, блок 10 памяти, ЦАП 11.

Устройство для моделирования сигнала . короткого замыкания работает следующим образом.

Устройство генерирует сигнал короткого замыкания, который в единицах напряжения можно представить формулой 30

U.. = U„sin(m!t + q,I) + U, е"*1 +

+(),e . sin(wqt + <рг), где Uc, — амплитуда сетевой составляющей; и 1, 1 — частота и фаза сетевой составляюще и (ы1 = 2п., 50 Г ц);

U., — опорное напряжение апериодичесской составляющеи; т| — постоянная времени апериодической составляющей; т — постоянная времени огибающей осциллирующей составляющеЙ сигнала;

U., — опорное напряжение осциллирующей составляющей;

ы2, (p2 — частота и фаза осциллирующей составляющей сигнала.

На вход устройства подается синусоидальное напряжение сети, с помощью автотрансформатора 1 устанавливается нужная амплитуда (1«сетевой составляющей сиг- 50 нала, которая подается на первый вход сумматора 3.

С выхода автотрансформатора 1 се евая составляющая подается также на детектор

2, который обеспечивает запуск генератора

4 в нужную фазу у, сетевой составляющей.

Перед запуском тактового генератора 4 производится начальная установка параметpoB eHeIIHp)!eMo! o SHIH B;Iåëèòåëÿñ 5, 6 и 8 частоты, счетчиков 9, 12, 16 и ЦАГ! 11, 15 и 18. В делителях частоты 5, 6 и 8 устанавливаются . нужные коэффициенты деления для реализации необходимых временных соотношений сигнала. Коэффициент деления К делителя 5 частоты устанавливается в соответствии с формулой

2% 1г

К* =м а где Ь тактовая частота генератора 4;

dI — количество ди< кретных отсчетов синуса, записанных в блок 10 памяти.

Коэффициент деления К.. делителя 6 частоты должен устанавливаться в соответствии с формулой (г-то

К- г — где d — количество дискретных отсчетов экспоненты, записанных в блок 19 памяти для интервала времени т (время для спада функции экспоненты в t раз).

Коэффициент деления Кдг делителя 8 частоты устанавливается в соответствии с формулой г т 1

Кг

02

В счетчике 9 устанавпивается начальное состояние адреса а в соответствии с формулой

Счетчики-12 и !6, а также регистры 14 и !7 устанавливаются на нуль.

Блок 10 памяти хранит d! дискретных значений синусоиды, а блок !9 памяти

d;I дискретных значений экспоненты. Где dz можно определить

d;I = — с1 ((п2 + — — п!), где — количество двоичных разрядов кодов, записанных в блок 19 памяти.

Диапазоны возможных изменений преобразованных сигналов в ЦАП 11, 15 и 18 устанавливаются в соответствии с необходимыми амплитудными соотношениями генерируемого сигнала. Для ЦАП 15 это U,, К., для ЦАП 18 — U, К>, а для ЦАП 11 — — условная единица напряжения, где Ку коэффициент усиления усилителя 21. При использовании умножающего ЦАП 11 и умножителя 20, на опорный вход умножающего LIAH подается напряжение с выхода ЦАП 15.

После запуска тактового генератора 4 импульсы тактовой частоты Ь начинают поступать на делители 5 и 6 частоты и через элемент 7 задержки также на делитель 8 частоты. Импульсы частоты Ь/Ку, попадают на счетчик 9, на выходе которого формируется адрес блока 10 памяти, с которого считываются коды синуса и поступают на вход ЦАП 1!. На выходе ЦАП 11 получаем аналоговую величину, соответствую1309055

Формула изобретения

Составитель И. Дубинина

Редактор О. Бугнр Техред И. Верее Корректор А. Знмокосов

Заказ !436/43 Тираж 673 Подпнсное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий ! !3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Г!ронзводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 щую функции sill (я 1 + гр2) . Одновременно с этим с выхода делителя 6 частоты импульсы частоты Ь/Кл, попадают на счетчик 12, мультиплексор 13 и регистр 14.

Счетчик 12 отрабатывает адрес блока 19 памяти, по которому должен считываться нужный код экспоненциальной функции, мультиплексор 13 подает этот адрес на вход блока 19 памяти, с выхода которого код экспоненты попадает на вход регистра 14 и записывается по заднему фронту импульса с делителя 6 частоты. С регистра 14 код экспоненты попадает на вход ЦАП 15, на выходе которого получаем аналоговую велии, чину — „г, которая перемножается в умножителе 20 с синусоидальной функцией, и на выходе умножителя 20 получаем сигнал

U -/а „"Г sin (к 1 + гр2), который подается на йервый вход усилителя 21.

Аналогично делителю 6, счетчику 12, регистру 14 и ЦАП 15 работают делитель 8, счетчик 16, регистр 17 и ЦАП 18. Счетчик 16 отрабатывает адрес кода экспоненты Г, по которому через мультиплек % сор 13 считываются нужные коды с блока 19 памяти и записываются в регистр 17.

Для избежания конфликтов при считывании с блока 19 памяти кодов экспоненты запросы считывания с делителя 8 частоты поступают всегда с задержкой относительно импульсов тактовой частоты, определяемой элементом 7 задержки. Если не поступает импульс с выхода делителя 6 частоты, мультиплексор 13 всегда подает на вход блока

l9 памяти адрес с выхода счетчика 16. Счетчики 12 и 16 блокируются при достижении последнего адреса, по которому записана экспонента, чтобы апериодические составляющие сигнала генерировались только один раз. ЦАП 18 преобразует в аналоговую форму коды экспоненты с выл!ода регистра 17, 1 э и сформированный сигнал — 1 поступает

x„ на второй вход усилителя 21. Усилитель 21 производит суммирование апериодической и осциллирующей составляющих сигнала и усиливает их для приведения к масштабу сетевой составляющей сигнала. На выходе сумматора 3 получаем сигнал, эквивалентный сигналу с линии электропередачи в момент короткого замыкания.

Устройство позволяет повысить точность воспроизведения сигнала короткого замыкания, так как постоянные времени апериоди!

О

45 ческих составляющих сигнала т и тв выбираются сколь угодно большими с помощью установки коэффициентов деления делителей

6 и 8 частоты, кроме того, в устройстве генерируется также осциллирующая составляющая сигнала короткого замыкания.

Устройство для моделирования сигнала короткого замыкания, содержащее тактовый генератор, генератор синусоидальных напряжений, мультиплексор, умножитель и сумматор, выход которого является выходом устройства, отличающееся тем, что, с целью повышения точности моделирования, в него введены элемент задержки, делители частоты, счетчики импульсов, блок памяти, регистры, цифроаналоговые преобразователи, масштабирующий усилитель, масштабирующий автотрансформатор и детектор, выход которого соединен с входом пуска тактового генератора, выход которого подключен к входам первого и второго делителей частоты и входу элемента задержки, выход которого соединен с входом третьего делителя частоты, выход которого подключен к входу первого счетчика импульсов и к входу разрешения записи первого регистра, выход которого через первый цифроаналоговый преобразователь соединен с первым входом масштабирующего усилителя, выход второго делителя частоты подключен к входу второго счетчика импульсов, к управляющему входy мультиплексора и к входу разрешения записи второго регистра, выход которого через второй цифроаналоговый преобразователь соединен с первым входом умножителя, выход которого подключен к второму входу масштабирующего усилителя, выход которого соединен с первым входом сумматора, выход масштабирующего автотрансформатора подключен к входу детектора и к второму входу сумматора, выход первого делителя частоты соединен с входом пуска генератора синусоидальных напряжений, выход которого подключен к второму входу умножителя, выходы первого и второго счетчиков импульсов соединены соответственно с первым и вторым информационными входами мультиплексора, выход которого подключен к адресному входу блока памяти, выход которого соединен с информационными входами первого и второго регистров, вход масштабирующего автотрансформатора является информационным входом устройства.