Адаптивный аналого-цифровой преобразователь

 

Изобретение относится к измерительной и вычислительной технике и может быть использовано в аналогоцифровых преобразователях. Целью изобретения является увеличение быстродействия преобразователя. Адаптивный аналого-цифровой преобразователь содержит генератор 1 опорного напряжения , опорные фазовращатели 2, 3, вход /7 (Л /у И фиг л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (50 4 H 03 M 1/64 !/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4020044/24-24 (22) 06.02.86 (46) 15.05.87. Бюл. У 18 (71) Институт кибернетики им. В.М. Глушкова (72) В.Ф. Коваль, В.П. Стокай, В.И. Заболотный и В.Я. Краковский (53) 681.325(088.8) (56) Измерительная техника, 1972,,В 11, с. 8-11.

Авторское свидетельство СССР

И 1156258, кл. Н 03 М 1/50, 1984. (54) АДАПТИВНЫЙ АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к измерительной и вычислительной технике и может быть использовано в аналогоцифровых преобразователях. Целью изобретения является увеличение быстродействия преобразователя. Адаптивный аналого-цифровой преобразователь содержит генератор 1 опорного напряжения, опорные фазовращатели 2, 3, 131 фазовращатель 4 смещения, блоки 5, 15 компенсирующего тока, рабочий фаэовращатель 6, блок 7 фазовых компараторов, шифратор 8, счетчики 9, 14, опорные компараторы 10, 11, логический блок 12, генератор импульсов 13, блок 16 адаптации, блок 17 управления, токоограничивающий элемент

18, двухполюсный выключатель l9. Цель достигается тем, что для компенсации согласования используются неустановившиеся значения токов, генерируемых блоками 5 и 15 компенсирующего тока, промежуточных значений которых, различных для различных значений входных сигналов, компенсирующие токи достигают значительно быстрее.

Для фиксации моментов времени соотl028 ветствующих положительных значений нарастающего компенсирующего тока рассогласования (моментов окончания компенсации) в преобразователь введен блок 16 адаптации. В преобразователе младшие разряды выходного кода формируются путем заполнения в течение соответствующего временного интерва" ла счетчика 14 импульсами стабильной частоты от генератора 13, при этом счетчики 9 и 14 связаны между собой цепью переноса, наличие которой позволяет значительно быстрее, чем в су,ществующих преобразователях, осуществлять коррекцию выходного кода, что в конечном итоге и обеспечивает существенное повышение быстродействия преобразователя. 2 з.п. ф-лы, 8 ил.

Изобретение относится к измерительной и вычислительной технике.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается путем изменения времени компенсации в зависимости от величины преобразуемого сигнала за счет ввецения счетчика грубого отсчета и наличия цепи переноса между счетчиками грубого и точного отсчетов.

На фиг. 1 приведена структурная схема адаптивного аналого-цифрового преобразователя; на фиг. 2 — схема 15 блока управления; на фиг. 3 — схема блока адаптации; на фиг. 4а — схе- ма рабочего фазовращателя; на фиг. 4б — выходная характеристика

"фазовращателя; на фиг. 5а-â — диа- 20 граммы уровней настройки фазовых компараторов.

Преобразователь содержит генератор l опорного напряжения, первый опорный фазовращатель 2, второй опор- 25 ный фазовращатель 3, фазовращатель 4 смещения, первый блок 5 компенсирующего тока, рабочий фазовращатель 6, блок 7 фазовых компараторов, шифратор 8, первый счетчик 9, первый опор- 33 ный компаратор 1О, второй опорный компаратор ll, логический блок 12, генератор 13 импульсов, второй счетчик 1.4, второй блок 15 компенсирую" щего тока, блок !6 адаптации, блок

l7 управления, токоограничивающий элемент 18 (резистор), двухполюсный выключатель 19 "Пуск".

Блок 17 управления содержит формирователь 20 сигнала "Пуск", элемент

ИЛИ 21, элемент НЕ 22, триггеры 23, 24, генератор 25 импульсов, счетчик

26, дешифратор 27, триггер 28, формирователь 29, элемент НЕ 30.

Блок 16 адаптации состоит из инвертора 31, триггера 32, генератора

33 импульсов, счетчика 34, дешифраторов 35-36, элементов ИЛИ 37-51„ элементов И-НЕ 52,53.

Рабочий фазовращатель содержит три активных 54 и реактивное 55 сопротивления.

Преобразователь работает следующим образом„

По команде Пуск" происходит запуск блока 17 управления. По перепаду напряжения на входе формирователя 20 возникает короткий отрицательный импульс„ который. пройдя через элемент ИЛИ 21, устанавливает в "0" триггеры 23,, 24 и счетчик 26. Далее, пройдя инвертор 30, этот импульс поступает на вход формирователя 29, выполняющего роль линии задержки. Выходной импульс формирователя устанав13! 10

3 ливает в "l" триггер 28, который запускает генератор 25, импульсы которого поступают на вход счетчика 26.

При помощи дешифратора 27 происходит вьделение 1-3-ro и 6-го импульсов.

Первый из этих импульсов поступает на шестой выход блока 17 управления.

Второй импульс устанавливает в "1" триггер 24, сигнал с единичного выхоf0 да которого (первый выход блока 17) поступает на управляющий вход шифратора 8, формируя из единичного кода на выходе блока 7 фазовых компараторов его двоичный эквивалент. Третий поступает на первый информацион-40 ный вход блока 7 фазовых компараторов. Рабочий фазовращатель 6 (фиг.4) состоит из трех активных и реактивного сопротивления 54 и 55 соответственно, включенных по мостовой схеме.45

В диагональ моста АВ подается напряжение Uz< с генератора 1 опорного напряжения, а с диагонали CD снимается напряжение П вы, сдвинутое по фазе на величину =2агсй8К /X z относительно U ь„.

В блоке 7 фазовых компараторов, ill содержащим 2 -1 компараторов нанряжения, весь диапазон изменения преоб-55 разуемого сигнала разделяется на 2 зон одинаковой ьеличины (фиг. 3), где ш — количество старших двоичных разрядов, определяемых на первом такимпульс устанавливает в "1" триггер

23, сигнал с единичного выхода которого (второй выход блока 17) поступает на управляющие входы счетчиков

9.14, переводя их из режима записи в режим хранения информации. При этом 20 обеспечивается возможность работы этих счетчиков в счетном режиме. Шестой импульс (третий выход блока 17) является импульсом U íà÷àëà компен1сации рассогласования — он поступает на второй вход блока 16 адаптации, на третий управляющий вход блока 12 логики, а также на первые входы блоком 5 и 15 компенсирующих токов для включения одного из них в зависимости30 от кода старших разрядов счетчика 9.

Сигнал с 4-го выхода блока 17 блоки-. рует информационный вход счетчика 14.

Сигнал с пятого выхода блока 17 обеспечивает работу счетчиков 9 и 14 в 35 режиме слежения. Фазовый сдвиг Ц „; выходного напряжения рабочего фазовращателя 6, пропорциональный величине входного (преобразуемого) сигнала

28 4 те работы преобразователя. В зависимости от.величины g ° срабатывает х соответствующее количество комлараторов напряжения, в резупьтате чего на выходе блока 7 будет-получен унитарный код, который при помощи шифратора 8 преобразуется в двоичный код и по второму такту блока 17 управления заносится в счетчик 9, заканчивая тем самым формирование m ,старших разрядов выходного кода.

Затем по сигналу с четвертого выхода блока 17 управления начинается компенсация. Если I находится в зоне А, например соответствует точке 1 на фиг. 5б, то включается второй блок

15 компенсирующего тока, содержащий генератор тока, переключатель тока и схему управления по выходному коду счетчика 9. Выходной (компенсирующий) ток блока 15 складывается с I»,, в

)(» 1 результате чего эквивалентный ток воздействующий на вход устройства, увеличивается. Как только Iэ, достигнет значения, равного Ig„/2, происходит перебрасывание из "0" в

"Ill опорного компаратора 10, в результате чего на первом выходе логического блока 12 появляется сигнал с уровнем логической "1" запускающий генератор 13, импульсы которого начинают подсчитываться счетчиком 14.

При этом ток I,«, генерируемый блоком 15, а значит, и величина I» продолжают нарастать. Блок 16 адаптации вьдает сигнал окончания компенсации (на его первом выходе), который поступает на второй вход логического блока F2, вызывает появление на его первом выходе сигнала логического

"0", который включает генератор 13, при этом поступление импульсов на счетчик 14 прекращается. Так происходит формирование младших разрядов выходного кода.

Блок 16 адаптации (фиг. 3) предназначен для фиксации моментов,.когда компенсирующие-токи, генерируемые блоками 5,15 компенсирующего тока, достигают заданных значений. В эти моменты на выходах блока 16 появляются сигналы соответствующего уровня и полярности. На третий вход блока 16 адаптации с выхода счетчика 9 поступает код m старших разрядов. На второй вход блока 16 поступает импульс

U> канала компенсации с третьего выхода блока 17 управления. Пройдя че5 !31 реэ инвертор 29, этот импульс установит в "1" триггер 32, сигнал с единичного выхода которого запускает генератор 33 импульсов, импульсы которого поступают на счетчик 34. Дешифратор 35 выделяет из последовательности импульсов, поступающих на счетчик 34 с частотой fl- =10 МГц, 10-й, ll-h, 13-й, 25-й, 26-й, 40-й, 51-й, 69-й, 75-й, 86-й, 110-й, 124-й, 165-й и 192-й импульсы, так что на выходах дешифратора 35 сигналы появляются через 1; l,l;,1,3; 2,5; 2,б;

16,5; 19,2 мкс после начала компенсации.

В зависимости от кода m старших разрядов, поступившего на третий вход блока 16 адаптации, разрешающий сигнал (уровень "0") будет только на одном из 15-ти выходов дешифратора 36, а значит, только на одном из первых входов элементов ИЛИ 37-51. Следовательно, выходы дешифратора 36, сигналы с уровнем "О" на который появляются при кодах старших разрядов от

0000 до 0111 (при ш=4), участнуют в формировании сигнала на первом выходе блока 16. Этот выход выдает сигналы, фиксирующие моменты достижения током блока !5 заданных значений. Аналогично выходы дешифратора 36, сигналы с уровнем "О" на которых появляются при кодах на входах дешифратора 36 от

l001 по llll включительно, участвуют в формировании сигнала на втором выходе блока 16 адаптации, который выдает сигналы, фиксирующие моменты достижения током блока 5 заданных значений.

Если величина I, находится н зоне

С (соответствует точке 2 на фиг.5б) то включается блок 5, ток которого вычитается из I,, вследствие чего ток I, уменьшается.

Как только на втором выходе блока 16 адаптации появится сигнал об окончании компенсации, на первом выходе логического блока 12 появляется сигнал с уровнем "1", который включает генератор 13, импульсы которого поступают на счетчик 14. При этом ток, генерируемый блоком 5, продолжает увеличиваться, а неличина I> уменьшается. В тот момент, когда I, уменьшится настолько, что станет равным I„ /2, опорный компаратор 10 перебрасывается из "1" в "0", в резуль! 028

50

15 тате чего на первом выходе логическоro блока 12 появляется сигнал с уровнем "0", который запрещает поступле-. ние на счетчик 14 импульсов с генератора 13. Так происходит формирование младших разрядов выходного кода.

Если же величина I, находится н зоне В (точка 3 на фиг. 5б), то включается блок 5, ток которого вычитается из I „,,в результате чего ток I

« ° уменьшается,. В момент включения блока

5 на первом выходе логического блока 12 возникает сигнал "I", запускающий генератор 13, импульсы которого подсчитываются счетчиком 14. В тот момент, когда I> уменьшится настолько, что станет равным Тк„„/2, опорный компаратор 10 опрокидынается из "1" в "Ot, в результате чего на первом выходе логического блока 12 появляется сигнал "0", подсчет импульсов генератора 13 н счетчике 14 прекраща,ется. Так происходит формирование

Il Ill младших разрядов. После того как младшие разряды сформированы, на втором и третьем выходах логического блока 12 появляются сигналы, которые осуществляют начальные установки в блоках 5,7,9,14,15,16 и 17., подготавливая преобразователь к следующему циклу работы.

В преобразователе применен форсировочный режим компенсации, сущность которого состоит в том, что установившееся значение компенсирующего тока, генерируемого блоками 5 и 15 превьппает величину наибольшего из токов (установиншегося значения) ранее известных адаптивных преобразователей компенсирующего типа и не занисит от кода m старших разрядов, а н качестве величины компенсирующего тока используются промежуточные значения токов блоков 5 или 15, значения которых определяются кодом m старших разрядов. Принцип форсированного режима компенсации поясняется графиком (фиг. 5г), из которого видно, что при неодинаковых конечных значениях (установившихся) компенсирующего тока например Iк и Ik (Iy<)

>I« ), время, необходимое для достижения компенсирующим током некоторого промежуточного значения I „,cI „ уменьшается с увеличением конечного (установившегося) значения тока (Ll c

При этом на вход преобразователя возрх действует ?э, =Т„; -?к,, уменьшающийся во времени. Для получения правильного кода n-m младших разрядов необходимо зафиксировать два момента време10 ния: г. — момент начала компенсации

Т и "6 — момент достижения током Тэ, уровня, равного Ix /2. В момент начала компенсации на третий вход блока

12 с четвертого выхода блока 17 управления поступает импульс U . Учинк тывая, что с опорного компаратора 10 поступает "1" (т.к. I„; =Ix >Ix /2), также как и с .опорного компаратора ll через инвертор, на первом выхо20 де блока 12 появляется сигнал "1", запускающий генератор 13, импульсы которого начинают подсчитываться счетчиком 14. Как только величина

I;, уменьшаясь в процессе компенсации, станет меньше порога Ix /2 (фиг. 3), на который настроен опорный компаратор 10, последний переходит в состояние "0" вследствие чего на пятом входе блока 12 появляется отрицательный перепад напряжения, а на первом выходе блока 12 устанавливается сигнал с уровнем "0"j запрещающий подсчет импульсов генератора

13 в счетчике 14. ле определения кода m старших разря дов включается блок 15, который гаРантиРУет ток Тк1, пРи этом на вход устройства воздействует I =I - +I а I>, увеличивается во времени (т.к

I „, увеличивается) и перемещается вве по шкале токов (фиг. 3) от точки 1 до точки 2, поэтому для получения в течение второго такта правильного кода и-ш младших разрядов выходного кода необходимо зафиксировать моменTbl BpeMeHH t l H t B KOTOpbIe Т э, достигает значений Т„- /2 и Т„ /2+й, при этом фиксирование моментов времени и и t гарантирует выполнение соотношения p< = h,. Момент t, отсчитываемого относительно момейта начала компенсации, фиксируется при опро кидывании опорного компаратора 10 (настроенного на значение Ix /2) из

"0" в "1", а момент t фиксируется блоком 16 адаптации (это время окончания компенсации). Это реализуется в преобразователе следующим образом

Как только величина I ; превысит зна чение Т„ /2, опорный компаратор 10 перебрасывается из "0" в "1", в результате чего на пятом входе логичес кого блока 12 появляется положительный перепад, который совместно с си налом начала компенсации формирует на первом выходе сигнал, запускающии, генератор 13, импульсы которого начи нают подсчитываться счетчиком 14. П окончании компенсации (в момент, когда I достигнет значения, соотэ1 ветствующего точке 1 на фиг. 3) на первом. выходе блока 16 появляется импульс Uq<, который, поступая на второй вход логического блока 12, вызы- 40 вает появляние на первом выходе бло- . ка 12 сигнала с уровнем "0", счетчик 14 прекращает подсчет импульсов генератора 13. Аналогичным образом осуществляется преобразование при 45 входных сигналах, соответствующих точке 2 (фиг. 5б), с,той лишь разницей, что после определения m старших .разрядов включается блок 5, формирующий ток компенсации ? „;, который у0 уменьшает I; =I ; -I а момент времени, когда I>, уменьшаясь, станет меньше уровня Ix /2+?„ /2, фиксируется опорным компаратором Il. По окончании комплексации на втором выходе блока 16 адаптации появляется короткий импульс, который поступает на первый вход логического блока 12 и далее, как в первом случае. НакоБлок 16 адаптации предназначен для фиксации моментов, когда компенсирующие токи, генерируемые блоками

5, 15, достигают заданных значений, В эти моменты на выходах блока 16 появляются сигналы соответствующего уровня и полярности.

В реальных условиях на работу преобарзователя могут воздействовать различного рода дестабилизирующие факторы. (изменение окружающей температуры, питающих напряжения и т.д.), вследствие чего возможно смещение уровней срабатывания фазовых компараторов в блоке 7. При этом код m старших разрядов, формируемый на первом такте, может быть получен как с избытком, так и с недостатком (все зависит от того, куда сместятся уровни срабатывания фазовых компараторов).

Для того, чтобы иметь возможность, корректировать код m старших разрядов, необходимо в качестве счетчика

9 использовать не обычный двоичный

11028

П, мкА

П, мкА П, мкА

Компара- П, мкА тор В

14

16

?О

24

30

32

44

46

54

60

В таблице обозначены:

П вЂ” номинальная настройка (урове ни срабатывания) компараторов (без начального смещения).

П вЂ” номинальная настройка (уров1 45 ни срабатывания) компараторов с начальным смещением

Q/2,где

Q=Ixm/2 =64/8=8 мкА.

П вЂ” уровни срабатывания компараl 50 торов при их смещении вниз на величину Qf4 под воздействием дестабилизирующих факторов;

П, — уровни сРабатывания компараторов при их смещении вверх на величину Q/4 под воздействием дестабилизирующих факторов.

9 13 счетчик, а реверсивный. Счетчик 14 также должен быть реверсивным — он должен давать импульс переноса, поступающий на вход "+1" счетчика 9, а также импульс заема, поступающий на вход "-1" счетчика 9.

Если же уровни срабатывания фазовых компараторов в блоке 7 сместить вверх на величину А Я/2 относительно их номинальных значений (где Q=

Iz /2 — величина дискретности блока 7), то в качестве счетчиков 9 и

14 могут быть использованы нереверсивные двоичные счетчики. Упомянутое .смещение осуществляется при помощи фазовращателя 4 смещения..

Проиллюстрируем работу предлагаемого устройства в идеальных условиях и в условиях воздействия дестабилизирующих факторов числовым примером..

Пусть входная величина Iz,, изменяю- щаяся в диапазоне 0-64 мкА, преобразуется в 6-разрядный цифровой эквивалент за два такта (в каждом такте происходит формирование трех двоичных разрядов, т.е. m=3, и-а=3). Блок

7 фазовых компараторов при этом со10 держит 2 -1= 7 компараторов Кl-К7, 3 значения уровней срабатывания которых приведены в таблице (графа По) °

Пусть I, - E „=53 мкА (фиг. 5), воздействие дестабилизирующих факто- . ров отсутствует, поэтому уровни срабатывания фазовых компараторов в блоке 7 соответствуют значениям, приведенным в таблице.

В этом случае срабатывают 6 младших компараторов К.l-К.6 так, что старших разрядов будет 110.

По окончании компенсации значение эквивалентного тока, воздействующего на вход предлагаемого устройства и равного IK, -Ikg где IKf — величина компенсирующего тока блока 5, должна находиться в заштрихованной зоне (фиг. 5в), ограниченной уровнями настройки опорных компараторов

10,11, равными соответственно 32 и

40 мкА. Код старших разрядов 110 должен быть равным двум дискретностям блока 7, т.е. 2 8=16 мкА. Другими словами, компенсация считается завершенной в тот момент, когда величина компенсирующего тока I„,, генерируемого блоком 5,, возрастет до 16 мкА (в действительности 1„„должен воз1028

11 131 расти не до 16 мкА, а до 16iW /W =

=16 ° 30=480 мкА), но для пояснения принципа компенсации можно считать, что W =Чк. В этот момент ? =53-16= з..

=37 мкА, т.е. находйтся в заштрихованной зоне (фиг. 5). В течение второго такта кодированию подлежит величина, равная 36-32 (32 мкА — это уровень настройки опорного компаратора 10).

Таким образом, на счетчик 14 от генератора 13 должно поступить к моменту опрокидывания опорного компаратора 10 N=37-32=5 импульсов, т.е. код младших разрядов будет 101. Следовательно, выходной код будет

110101=53 мкА=Х„„ .

Пусть теперь в результате воздействия дестабилизирующего фактора уровни срабатывания фазовых компараторов в блоке 7 сместились, например, вверх относительно своих номинальных значений на величину g/4=2.мкА (см. графу П таблицы) а величина преобра+

1 зуемого сигнала.при этом осталась равной I< =53 мкА. В этом случае в блоке 7 срабатывают не шесть, а лишь пять младших компараторов (шестой ,компаратор не срабатывает, поскольку новый уровень его срабатывания стал равным 54 мкА>Т„, ). Поэтому код трех старших разрядов будет 101. Компенсирующий ток I<, генерируемый блоком

5, в этом случае должен быть равным одной дискретности блока 7, т.е.

8 мкА, так что в момент окончания компенсации величина I> =I> -I« должна быть равна 53-8=45 мкА. В течение второго такта кодированию подлежит величина, равная 45-32=13 мкА.

Kaid видим, она превьппает величину дискретности грубой ступени преобразования (величину дискретности блока 7), а значит, и емкость трехразрядного счетчика 14, на который должно поступить 13 импульсов.

Упомянутая погрешность за счет того, что остаток входного сигнала, подлежащий кодированию в течение второго такта, превьппает дискретность блока 7, а значит, превьппает и емкость счетчика 14, устраняется введением связи по цепи переноса между счетчиками 9 и 14. Действительно, трехразрядный счетчик 14.после окон-. чания подсчета 13-ти импульсов находится в состоянии 101 и дает им- . пульс переноса (после 7-го импульса) в счетчик 9, так что код старших разря

55 дов будет скорректирован и равен

101+! (перенос)=110, а результирующий выходной код будет 110 101=

=53 А=Т„

При смещении уровней срабатывания фазовых компараторов в блоке 7 вниз относительно их номинальной настройки устройство работает аналогично.

Итак, в преобразователе окончательный результат получается правильным после коррекции, однако на это уходит значительно меньше времени, чем в известных преобразователях..

Формула изобретения

1. Адаптивный аналого-цифровой преобразователь, содержащий генератор опорного напряжения, выход которого подключен к опорному входу рабочего .фазовращателя и входу фазовращателя смещения непосредсТвенно, а через первый и второй опорные фазовращатели — к первым входам первого и второго опорных компараторов соответственно, выходы которых соединены с соответствующими опорными входами логического блока, первый выход которого соединен с первым управляющим входом первого счетчика, выход которого соединен с выходной шиной, информационный вход рабочего фазовращателя является входом преобразователя, первый и второй компенсационные входы рабочего фазовращателя подключены к выходам первого и второго блоков компенсирующего тока соответственно, выход рабочего фазовращателя подключен к первому входу блока фазовых компараторов, выход которого подключен к информационному входу шифратора, выход которого соединен с первым информационным входом первого счетчика, блок управления, первый выход которого подключен к управляющему входу шифратора, второй выход— к второму управляющему входу первого счетчика, отличающий— с я тем, что, с целью увеличения быстродействия преобразователя, в него введены второй счетчик, размыкающий контакт двухполюсного выключателя

"Пуск", токоограничивающий элемент, генератор импульсов и блок адаптации, первый вход которого соединен с первыми входами блока управления первого и второго блоков компенсирующего тока, с вторым входом блока фазовых компараторов и подключен к второму

1311О28!

4 выходу логического блока, второй вход блока адаптации соединен с первым управляющим входом логического блока, с вторыми входами первого и второго блоков компенсирующего тока и подклю- 5 чен к третьему выходу блока управления, третий вход блока адаптации соединен с третьими входами первого и второго блоков компенсирующего тока и подключен к вьгходу первого счетчика, первый и второй выходы блока адаптации подключены к второму и,третьему управляющим входам логического блока соответственно, третий вbrxog которого соединен с входом генератора импульсов, выход которого подключен к счетному входу второго счетчика, первый управляющий вход которого подключен к четвертому выходу блока управления, пятый выход которого под- 20 ключен к второму управляющему входу второго счетчика и второму информационному входу первого счетчика,, третий информационный вход которого соединен с выходом переноса второго счетчика, третий управляющий вход которого подключен к второму выходу блока управления, а четвертый управляющий вход подключен к первому выходу логического блока, выход фазовра- З" щателя смещения подключен к третьему входу блока фазовых компараторов, четвертый вход которого подключен к шестому выходу блока управления, второй вход которого через размыкающий 35 контакт двухполюсного выключателя

"Пуск" подключен к общей шине и через токоограничивающий элемент — к шине питания, вторые входы первого и второго опорных компараторов подключены к выходу рабочего фазовращателя, выход второго счетчика соединен с выходной шинОЙ.

2. Преобразователь по п. 1, с т л и ч а ю шийся тем, что блок адаптации содержит инвертор, триггер, генератор импульсов, счетчик, .первый и второй дешифраторы, с первого по пятнадцатый элементы ИЛИ и первый, второй элементы И-НЕ, вход инвертора является первым входом блока.адаптации, выход инвертора подключен к

S-входу триггера, H-вход которого яв-. ляется вторым, входом блока адаптации и соединен с установочным входом счетчика, выход триггера соединен с входом генератора импульсов, выход которого подключен к информационному входу счетчика, выход которого соединен с входом первого дешифратора, вход второго дешифратора является третьим входом блока адаптации, выходы первого дешифратора подключены к первым входам соответствующих элементов ИЛИ, к вторым входам которых подключены выходы второго дешифратора, выходы с первого по восьмой элементов ИЛИ соединены с входами первого элемента И-НЕ, выходы с девятого по пятнадцатый элементов ИЛИ подключены к входам второго элемента И-НЕ, выходы первого и: второго элементов И-HE являются первым и вторым выходами блока адаптации соответственно.

3 Преобразователь по и. 1,, о т л и ч а ю ш и и с я тем, что. блок управления содержит первый и второй формирователи импульсов, элемент ИЛИ, первый и второй инверторы, первый, второй и третий триггеры, генератор импульсов, счетчик, дешифратор и замыкающий контакт двухполюсного выключателя Пуск", первый вход элемента ИЛИ является первым входом блока управления, второй вход элемента

ИЛИ подключен к выходу первого формирователя импульсов, выход элемента

ИЛИ подключен к R-входам первого, второго и третьего триггеров и установочному входу счетчика непоСредственно, а через последовательно соединенные первый инвертор и второй формирователь импульсов — к S-входу третьего триггера, вьгход которого соединен с входом генератора импульсов, выход которого подключен к информационному входу счетчика, выход которого подключен к входу дешифратора, первый выход которого является шестым выходом блока управления, второй выход дешифратора подключен к S-входу второго триггера, выход которого является первым выходом блока управления, третий вьгход дешифратора подключен к S-входу первого триггера, выход которого является вторым выходом блока управления; четвертый выход дешифратора является третьим выходом блока управления, D è С-входы триггеров объединены и соединены с общей шиной, одна клемма замыкающего контакта двухполюсного выключателя

"Пуск". является вторым входом блока управления и подключена к входу первого формирователя, а другоя соединена с общей пгиной и является четвертым

15 1311028 16 выходом блока управления, который выход которого является пятьм выхосоединен с входом второго инвертора,, дом блока управления.

ФиУ Жив

l3ll028

Составитель N. Сидорова . -едактор М. Циткина Техред И.Ходанич Корректор А. Обручар

Заказ l903/56 . Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4