Устройство для приема и передачи цифровой информации

 

Изобретение относится к электросвязи и может использоваться для кодирования и декодирования информации, передаваемой , например, в цифровых вычислительных машинах. Цель изобретения - повышение достоверности приема. Устройство содержит на передающем конце сумматор по модулю два, регистр, формирователь импульсов, первые и вторые резисторы, группы делителей напряжения, на приемном конце: конденсаторы и резисторы, группу элементов задержки, группу RS-триггеров, группу RS-триггеров с инверсным входом, первую и вторую группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группу D-триггеров, сумматор по модулю два, группу элементов И, группу элементов И-НЕ. Устройство предназначено для построения высоконадежных трактов передачи цифровой информации п-разрядным параллельным кодом с одним контрольным разрядом «нечетность по «однопроводным линиям связи, второй провод которых, являюш,ийся экраном, объединяется вне передатчика и приемника и соединяется с шиной низкого потенциала источника питания ограниченным числом связей. За счет введения шинных формирователей, резисторного делителя, конденсаторов, нагрузочных резисторов, RS-триггеров, элементов И-НЕ производится контроль за исправным состоянием устройства и исправлением одиночных ошибок. 1 ил. (Л с 00 со а 4

А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5)i 4 б 08 С 25/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОткРытий (21) 4016667/24-24 (22) 22.01.86 (46) 23.06.87. Бюл. № 23 (72) H. В. Малютин (53) 621.398 (088.8) (56) Авторское свидетельство СССР № 1252781, кл. G 06 F ll/08, 1985. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА И ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ (57) Изобретение относится к электросвязи и может использоваться для кодирования и декодирования информации, передаваемой, например, в цифровых вычислительных машинах. Цель изобретения — повышение достоверности приема. Устройство содержит на передающем конце сумматор по модулю два, регистр, формирователь импульсов, первые и вторые резисторы, группы делителей напряжения, на приемном конце: конденсаторы и резисторы, группу

„„SU„„1319064 элементов задержки, группу RS-триггеров, группу RS-триггеров с инверсным входом, первую и вторую группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группу D-триггеров, сумматор по модулю два, группу элементов И, группу элементов И вЂ” НЕ. Устройство предназначено для построения высоконадежных трактов передачи цифровой информации п-разрядным параллельным кодом с одним контрольным разрядом «нечетность» по «однопроводным» линиям связи, второй провод которых, являющийся экраном, объединяется вне передатчика и приемника и соединяется с шиной низкого потенциала источника питания ограниченным числом связей. 3а счет введения шинных формирователей, резисторного делителя, конденсаторов, на- Е

Ф грузочных резисторов, RS-триггеров, элементов И вЂ” НЕ производится контроль за исправным состоянием устройства и исправлением одиночных ошибок. 1 ил.

1319064

Формула изобретения

Изобретение относится к электросвязи и может использоваться для кодирования и декодирования информации, передаваемой, например, в цифровых вычислительных машинах.

Целью изобретения является повышение достоверности приема.

На чертеже изображено предлагаемое устройство.

Устройство содержит на передающем конце сумматор 1 по модулю два, регистр 2, формирователь 3 импульсов, делитель напряжения на первых регистрах 4 и вторых регистрах 5, линии 6 связи, на приемном конце — элементы задержки на конденсаторах 7 и регистрах 8, RS-триггеры 9, RS-триггеры 10 с инверсным входом, первую группу элементов ИСКЛ ЮЧАЮ1ЦЕЕ

ИЛИ 11, D-триггеры 12, сумматор 13 по модулю два, элементы ИЛИ 14, вторую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

15, элементы И-НЕ 16. На входы 7 — 19 подаются управляющие импульсы установки.

Устройство работает следующим образом.

В исходном состоянии линии 6 связи находятся под потенциалом, равном половине напряжения питания устройства. При передаче информации на выходе формирователей 3, в качестве которых могут быть использованы кабельные усилители, ключевые схемы и т. д., формируются парафазные эквиваленты сигналов «О» и «1».

В приемнике первый RS-триггер 9 и второй

RS-триггер 10 с инверсным входом устанавливаются в единичные состояния в очередности поступления парафазных пар импульсов. В D-триггер 12 записывается соответствующая информация по переднему фронту импульса, получающегося на выходе элемента первой группы ИСКЛЮЧАЮЩЕЕ

ИЛИ 11. Считается, что передача состоялась, если пришла пара парафазных посылок. В этом случае на выходе эле.ментов И вЂ” НЕ устанавливается низкий уровень.

Если в каком-либо разряде происходит нарушение передачи из-за помехи в линии 6 связи, периодической потери контактов в соединителях приемника и передатчика и т. д., то на входах RS-триггеров 9 и 10 будет либо однофазная посылка, либо отсутствие сигнала. В любом случае на выходе элемента И вЂ” HE 16 останется высокий потенциал. При этом возможны следующие варианты. Информация, полученная на выходе D-триггера 12, соответствует передаваемой, что подтверждает результат свертки на выходе сумматора 13 по модулю два, или не соответствует передаваемой. В последнем случае на выходе сумматора 13 по модулю два устанавливается высокий потенциал и на выходе элемента И 14 соответствующего разряда устанавливается высокий потенциал, который проинвертирует значение разряда на вы15

55 ходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 второй группы.

Если выходит из строя контрольный разряд, то. элемент И вЂ” НЕ 16 этого разряда запрещает работу по стробирующему входу сумматора 13 по модулю два.

Анализируя состояние элементов

И вЂ” НЕ 16 в процессе приема информации, можно регистрировать сбои, а также проверять состояние тракта передачи информации в диагностическом режиме.

Устройство для приема и передачи цифровой информации, содержащее на передающей стороне регистр, п входов которого являются входами устройства и соединены с входами сумматора по модулю два, выход которого соединен с входом(п+1)-го разряда регистра, на приемной стороне первую и вторую группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор по модулю два, группу элементов И, выходы которых подключены к первым входам соответствующих элементов второй группы ИСКЛЮЧАЮЩЕЕ

ИЛИ, выходы которых являются выходами устройства, отличающееся тем, что, с целью повышения достоверности приема, в него введены на передающей стороне формирователь сигналов, делители напряжения на первом и втором резисторах, входы формирователя сигналов соединены с соответствующими выходами регистра, одни выводы первого и второго резисторов каждого делителя напряжения подключены соответственно к клемме нулевого потенциала и к положительной клемме источника питания, другие выводы соединены с выходом формирователя сигналов и одним концом соответствуюшей линии связи, на приемной стороне — элементы задержки на резисторе и конденсаторе, RS-триггеры, RS-триггеры с инверсным входом, элементы И вЂ” НЕ, D-триггеры, первые входы элементов И соединены с выходами сумматора по модулю два, другой конец соответствующей линии связи соединен с первым входом одноименного RS-триггера и через конденсатор одноименного элемента задержки — с первым выводом резистора одноименного элемента задержки и с инверсным входом одноименного RS-триггера с инверсным входом, вторые выводы резисторов элементов задержки соединены с клеммой нулевого потенциала, вторые входы RS-триггеров и RSтриггеров с инверсным входом соединены с шиной установки RS-триггеров в исходное состояние, выходы одноименных RS-триггеров и RS-триггеров с инверсным входом соединены соответственно с первым и вторым входами соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, выход которого соединен со стробирующим входом

1319064

Составитель В. Краюшкин

Редактор Г. Волкова Техред И. Верес Корректор И. Муска

Заказ 2515/45 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 7K — 35, Раушская иаб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 соответствующего D-триггера, информационный вход которого соединен с выходом одноименного RS-триггера и с первым входом соответствующего элемента И вЂ” НЕ, второй вход которого соединен с выходом одноименного RS-триггера с инверсным входом, выходы элементов И вЂ” НЕ, кроме последнего, соединены с вторыми входами соответствующих элементов И, выход последнего элемента И вЂ” HE — с стробирующим входом сумматора по модулю два, информационные входы которого соединены с выходами D-триггеров, выходы D-триггеров соединены с вторыми входами одноименных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы.