Транзисторный ключ

 

Изобретение относится к импульсной технике и может быть использовано для управляемого по программе подключения напряжения питания к биполярным полупостоянным запоминающим устройствам. Цель изобретения - повышение надежности. Для этого в устрой (Л го

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 Н 03 К 17/60

1 ВИС1 1:1 .:;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ госудАРственный комитет сссР

r1O ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1264332 (2l) 4022763/24-21 (22) 13,02.86 (46) 30.06.87. Бюл. И 24 (72) Ю. К. Гришин (53) 621 ° 382(088.8) (56) Авторское свидетельство СССР

У 1264332, кл. Н 03 К 17/60, 1985.

„„SU„„1320892 А 2 (54) ТРАНЗИСТОРНЫЙ КЛЮЧ (57) Изобретение относится к импульсной технике и может быть использовано для управляемого rro программе подключения напряжения питания к биполярным полупостоянным запоминающим устройствам. Цель изобретения — новышение надежности. Для этого в устрой1320892

25

35 ство введены элемент 2! задержки, дифференцирующий элемент 24, два элемента ИЛИ 22, 23, RH-триггер 25, второй элемент И 20, Устройство содержит два транзистора 1, 2 одного типа проводимости, два транзистора

l6 17 другого типа проводимости, десять резисторов 3-12, первый элемент И 19, два элемента И-НЕ 14, 15, два инвертора 13, 18. На чертеже

Изобретение относится к импульсной технике, может быть использовано для управляемого по программе подключения напряжения питания к биполярным полупостоянным запоминающим устройствам (ГПЗУ) и является усовершенствованием изобретения по авт. св.

Р 1264332.

Цель изобретения — повышение надежности транзисторного ключа путем исключения перегрузок по мощности разрядного резистора при случайном подключении в цепь нагрузки встречного напряжения.

На чертеже представлена принципиальная электрическая схема транзисторного ключа.

Транзисторный ключ содержит первый 1 и второй 2 транзисторы одной структуры, десять резисторов 3 — 12, первый инвертор 13, первый 14 и второй 15 элементы И-НЕ., третий 16 и четвертый 17 транзисторы другой структуры, второй инвертор 18, первый 19 и второй 20 элементы И, элемент 21 задержки, первый 22 и второй

23 элементы ИЛИ, дифференцирующий элемент 24 и RH-триггер 25. Гри этом эмиттер первого транзистора 1 подключен к шине 26 источника питания и первому выводу первого резистора 3, второй вывод которого соединен с базой первого транзистора 1, коллектор которого через нагрузку 27 подключен к общей шине 28, коллектор второго транзистора 2 соединен с первым выводом второго резистора 4, а база подключена к первому выводу третьего резистора 5 и через четвертый резистор также показаны шина 26 источника питания, нагрузка 27, общая. шина 28, два конденсатора 28, 30, входная шина 31 устройства. Введение новых элементов с новыми связями позволяет исключить перегрузки по мощности разрядного резистора при случайном подключении в цепь нагрузки встречного напряжения. 1 ил.

6 к шине 26 источника питания, второй вывод третьего резистора 5 соединен с выходом первого элемента ИЛИ-НЕ 14, первый вход которого подключен к первому входу второго элемента И-НЕ 15, выход которого через пятый резистор

7 соединен с базой первого транзистора 1, эмиттер второго транзистора 2 подключен к шине 26 источника питания, второй вход первого элемента

И-НЕ 14 соединен с выходом первого инвертора 13, вход которого подключен к первому выводу шестого резистора

8 и через седьмой резистор 9 к общей шине 28, второй вход второго элемента И-НЕ 15 соединен с коллектором первого транзистора 1 и вторыми выводами второго 4 и шестого 8 резисторов, вход второго инвертора 18 подключен к первым входам элементов

И-HE 14 и 15, авыход соединен с первым входом первого элемента И 19 и через восьмой резистор 10 с базой третьего транзистора 16, коллектор которого через девятый резистор 11 соединен с коллекторами первого 1 и четвертого 17 транзисторов, база четвертого транзистора 17 через десятый резистор !2 соединена с выходом первого элемента И !9, второй вход которого подключен к выходу первого инвертора 13, эмиттеры третьего 16 и четвертого 17 транзисторов объединены и подключены к общей шине 28, первый вход второго элемента И 20 подключен к коллектору четвертого транзистора 17, а второй вход через элемент 21 задержки соединен с выходом второго инвертора 18, вход ко1320892 торого подключен к выходу первого элемента ИЛИ 22, первый вход которого соединен с инверсным выходом

RS-триггера 25, R-вход которого подключен к выходу второго элемента 5

И 20, а S-вход соединен с выходом второго элемента ИЛИ 23, первый вход которого через дифференцирующий элемент 24 подключен к шине 26 источника питания, а второй вход объединен !О с вторым входом первого .элемента

ИЛИ 22, прямой выход RS-триггера 25

3 подключен к третьим входам первого

14 и второго 15 элементов И-НЕ.

Кроме того, транзисторный ключ !э содержит первый 29 и второй 30 конденсаторы, первый вывод первого конденсатора 29 подключен к коллектору первого транзистора 1, а второй вывод соединен с общей шиной 28 и первым выводом второго конденсатора 30, второй вывод которого подключен к эмиттеру первого транзистора 1, объединенные вторые входы элементов

ИЛИ 22 и 23.соединены с клеммой 31, которая является входом транзисторного ключа.

Транзисторный ключ работает следующим образом.

При включении питающего напряжения на шине 26 источника питания появляется нарастающее напряжение (передний фронт), при этом на выходе дифференцирующего элемента 24 появляется импульс короткой длительности, 35 который через первый вход элемента

ИЛИ 23 устанавливает RS-триггер 25 в единичное состояние, при котором с прямого выхода триггера 25 на третьи

40 входы элементов И-НЕ 14 и 15 начинает поступать уровень "1", а с инверсного выхода триггера 25 на первый вход элемента ИЛИ 22 — уровень "0".

В исходном состоянии на входную клемму 31 подается уровень "0", в результате чего на выходе элемента

ИЛИ 22, а соответственно, и первых входах элементов И-НЕ 14 и 15 появляется уровень "0", а на выходах элементов И-НЕ 14 и 15 устанавливается высокий уровень напряжения. При этом транзисторы 1 и 2 закрыты и, следовательно, нагрузка 27 отключена от шины 26 источника питания. При отсутствии напряжения на нагрузке 27 на втором входе элемента И-НЕ 15 и входе первого инвертора-13 устанавливается уровень "0", а на выходе

4 инвертора 13 — уровень "1", который поступает на второй вход элемента ИНЕ 14 и второй вход элемента И 19.

Кроме того, в исходном состоянии "0" с выхода элемента ИЛИ 22 подается на вход второго инвертора 18, с выхода которого уровень "1" поступает на первый вход элемента И 19. При этом через резистор 10 в базу транзистора

16 протекает ток, открывающий его. В это время одновременно на обоих входах элемента И 19 присутствуют уровни "1 в результате чего на выходе элемента И 19 устанавливается уровень

"1" и через. резистор 12 в базу транзистора 17 протекает ток, обеспечивающий его открытое состояние. Открытый, транзистор 17 полностью шунтирует нагрузку 27 и исключает появление на ней какого-либо напряжения, так как тепловые токи закрытых транзисторов 1 и 2 протекают через открытый транзистор 17. Уровни "1" с выхода инвертора 18 через элемент 21 задержки поступает на второй вход элемента

И 20, на первом входе которого установлен уровень "0" (с отключенной нагрузки 27), поэтому на выходе элемента И 20 — уровень "0", который не влияет на состояние триггера 25 (его единичное состояние сохраняется).

При поступлении на входную клемму 31 уровня "1" на выходе элемента

ИЛИ 22 появляется уровень "1", а на выходе инвертора 18 устанавливается

"0", который выключает транзистор 16 и устанавливает на выходе элемента

И 19 также уровень "0", в результате чего ток в базу транзистора 17 прекращается и он выключается. Состояние триггера 25 при этом не изменяется (остается единичным). Наличие сигнала "0" на выходе элемента

ИЛИ 22 приводит к тому, что на всех трех входах элемента И-НЕ 14 одновременно оказываются уровни "1", в результате чего на выходе элемента

И-НЕ 14 устанавливается низкий уровень напряжения, а состояние элемента

И-НЕ 15 не изменяется, так как на его втором входе сохраняется уровень

"0", поступающий с нагрузки 27. По- явление на выходе элемента И-НЕ 14 низкого уровня напряжения приводит к включению транзистора 2, и через резистор 4 осуществляется предварительный заряд эквивалентной емкости

1320892 нагрузки 27. По мере роста напряжения на нагрузке 27 увеличивается и уровень напряжения на втором входе элемента И-НЕ 15 ° Когда напряжение на втором входе элемента И-НЕ 15 достигает уровня напряжения, равного напряжению "1" на всех трех входах

1 элемента И-НЕ 15 одновременно оказываются уровни "1", в результате чего на выходе элемента И-НЕ 15 появляется низкий уровень напряжения, который открывает транзистор 1, обеспечивающий дозаряд емкости нагрузки 27 и дальнейший рост напряжения на ней.

После включения транзистора 1 напряжение в средней точке делителя напряжения, образованного резисторами 8 и 9, достигает такой величины, при которой на вход инвертора 13 на— чинает поступать уровень "1"., а с выхода инвертора 13 на второй вход элемента И-HE 14 — уровень "0", в результате чего на выходе элемента

И-НЕ 14 появляется высокий уровень напряжения, который включает транзистор 2, При этом состояние транзистора 1 не изменяется, он остается включенным и обеспечивает подключение нагрузки 27 к шине 26 источника питания на все время, в течение которого на входной клемме 31 присутствует уровень "1".

При поступлении на входную клемму 3.1 уровня "0" на выхоце элемента

ИЛИ 22 также появляется уровень "0 а на выходе элемента И-НЕ 15 устанавливается высокий уровень напряжения, в результате чего транзистор l выключается и отключает нагрузку 27 от шины 26 источника питания (транзистор 2 остается выключенным). Поступающий с выхода элемента ИЛИ 22 на вход инвертора 18 уровень "0" приприводит к появлению на выходе инвертора 18 "1" и включению транзистора 16. Несмотря на то, что в это время на первом входе элемента И 19 присутствует уровень "1", элемент

И 19 выключен (на его выходе уровень

"0"), так как íà его втором входе сохраняется уровень "0" с выхода инвертора 13, обусловленный тем, что на входе инвертора 13 присутствует высокий уровень напряжения от еще неразряженной емкости нагрузки 27.

При этом транзистор 17 выключен.

Включившийся транзистор 16 осуществляет предварительный разряд эквива6 лентной емкости нагрузки 27 через резистор 11. По мере спада напряжения на нагрузке 27 уменьшается напряжение и в средней точке делителя напряжения„ образованного резисторами 8 и 9. Когда напряжение в средней точке делителя достигает уровня "0", с выхода инвертора 13 на второй вход элемента

И 19 начинает поступать уровень "1".

10 С этого момента на обоих входах элемента И 19 одновременно оказываются уровни "1" в результате чего транзистор 17 переходит во включенное состояние и обеспечивает дозаряд емкости нагрузки 27 и в дальнейшем полное шунтирование нагрузки (шунтирование тепловых токов и токов утечки транзисторов 1 и 2) °

Таким образом, в первый момент

20 выключения транзисторного ключа разряд эквивалентной емкости нагрузки

27 осуществляется через открытый транзистор 16 и резистор 11. Резистор 11 в ключе, выбираемый из условия

25 максимально допустимого тока коллектора транзистора 16 и допустимой постоянной времени разряда эквивалентной емкости нагрузки, исключает перегрузку транзистора 16 по току при

З0 любом значении эквивалентной емкости

:нагрузки 27 (как правило, с целью симметрирования постоянных времени заряда и разряда эквивалентной емкости нагрузки 27 номиналы резисторов

35 4 и 11 следует выбирать равными).

Через резистор 11 осуществляется; предварительный разряд емкости нагрузки до заданного напряжения, а окончательный ее разряд и полное шунтирование нагрузки осуществляются с помощью транзистора 17, в коллекторной цепи которого отсутствуют ограничительные элементы тока (так как этот транзист р должен иметь мини45 мальное остаточное напряжение между коллектором и эмиттером для более эффективного шунтирования нагрузки 27).

Появившийся на выходе инвертора

18 уровень "1" (при выключении ключа через время задержки элемента Zl задержки поступает на второй вход элемента И 20. Время задержки элемента

21 задержки выбирают таким, чтобы оно превышало время разряда эквивалентной емкости нагрузки 27, поэтому к моменту появления на втором входе элемента И 20 уровня "1" на его пер13208 вом входе устанавливается уровень

"0 в результате разряда эквивалентной емкости нагрузки 27. Поэтому через время задержки элемента 21 задержки состояние элемента И 20 не изменяется и на его выходе сохраняется уровень "0", что сохраняет единичное состояние триггера 25.

При возникновении аварийной ситуации (например, при случайном попа- 10 дании напряжения на отключенную от шины питания нагрузку) транзистор 17 автоматически переходит в выключенное состояние, так как при этом на входе инвертора 13 мгновенно оказывается уровень "1", а на его выходе — уровень "0", который выключает элемент

И 19 по .его второму входу, а следовательно, и транзистор 17. В это вреже время высокий уровень напряжения 20

: с нагрузки 27 поступает на первый вход элемента И 20. С этого момента на обоих входах элемента И 20 одновременно устанавливаются уровни "1", поэтому и на выходе элемента И 20 появляется уровень 1, который воз действует на R-вход RS-триггера 25 (в это время íà H-входе В$-триггера

25 — уровень ."0"). RH-триггер 25 устанавливается в нулевое состояние, при котором с его инверсного выхода на первый вход элемента ИЛИ 22 начинает поступать уровень "1", приводящий к появлению уровня "1" на выходе элемента ИЛИ 22 (несмотря на то, 35 что в это время на клемме 31 — уровень "011). При этом на выходе интегратора 18 устанавливается уровень

"0, который выключает и транзистор

16. Одновременно уровень "0" с выхо- 40 ,да инвертора 18 подтверждает по первому входу элемент И 19 его выключенное состояние (а соответственно, подтверждается и выключенное состояние транзистора 17). С этого момен45 та оба транзистора 16 и 17 выключены и не потребляют тока от встречно включенного к нагрузке источника напряжения (через резистор 11 исключается протекание тока, и резистор ll не рассеивает мощность).

В аварийном режиме уровень "1", поступающий на первые входы элементов И-НЕ 14 и 15 с выхода элемента

ИЛИ 22, не приводит к включению этих элементов, так как переход триггера

25 в нулевое состояние при аварийном подключении к нагрузке встречного

92 8 напряжения обеспечивает уровень "0" на третьих входах элементов И-HE 14 и 15 (с прямого выхода триггера 25).

Выключенное состояние элементов ИНЕ 14 и 15 обеспечивает выключенное . состояние транзисторов 1 и 2.

Поступление на входную клемму 31 уровня "1" приводит к тому, что триггер 25 через элемент ИЛИ 23 устанавливается в единичное состояние, при котором на первый вход элемента

ИЛИ 22 с инверсного выхода триггера

25 начинает поступать уровень "0", а на третьи входы элементов И-НЕ 14 и 15 с прямого выхода триггера 25 начинает поступать уровень "1, что снимает бЛокировку с элементов ИНЕ 14 и 15. Элементы И-НЕ 14 и 15 включаются в соответствующей последовательности, что приводит к последующему подключению нагрузки 27 к шине 26 источника питания. При этом состояние инвертора 18 не изменяется (на его выходе сохраняется уровень

"0") и транзисторы 16 и 17 остаются выключенными.

При поступлении на входную клемму

31 уровня "0" нагрузка 27 отключается от шины 26 источника питания, а на выходе инвертора 18 устанавливается уровень 1, который включает транзистор 16. Если к этому времени не устранено аварийное подключение напряжения к нагрузке 27, то, несмотря на включенное состояние транзистора 16, спада напряжения на нагрузке

27 не происходит, поэтому в этом случае на втором входе элемента И 19 никогда не может появиться уровень

"1" с выхода инвертора 13 (так как

11 11 на er o входе постоянно уровень 1 что, в свою очередь, исключает в о зможно сть в ключ ения транзистора 1 7 .

Транзистор 1 6 остается в о в ключенном состоянии до тех пор, пока через время задержки элемента 2 1 задержки на втором входе элемента И 20 н е появится уровень 1 (на первом входе элемента И 2 0 уровень " l " присутс твуе т постоянно, если к нагрузке 2 7 подключилось встречное напряжение) .

В результате на выходе элемента И 20 устанавливается уровень 1, который переводит ВЯ- триггер 2 5 в нулевое состояние, обеспечивающее выключение транзистора 1 6 и пр е к р ащсни е тока через резистор 1 1 . Вновь поступивший на входную клемму 3 1 ур о в ен ь " 1 "

9 132 опять взводит в исходное состояние

RS-триггер 25, Схема работает таким образом до тех пор, пока не будет установлено аварийное подключение к нагрузке встречного напряжения, после чего транзисторный ключ автоматически восстанавливает свою работу.

Конденсаторы 29 и 30 позволяют исключить броски напряжения на первом входе элемента И 20, втором входе элемента И-НЕ 15, входе инвертора 13 и транзисторе 1 за счет компенсации индуктивности проводников, соединяющих транзисторный ключ с нагрузкой

27 и шиной 26 источника питания.

Транзисторный ключ по авт. св.

У 1264332, отличающийся тем, что, с целью повышения надежности„в негб введены элемент задержки, дифференцирующий элемент, два элемента ИЛИ, НЯ-триггер, второй элемент И, первый вход которого подключен к кол15 лектору четвертого транзистора, а второй вход через элемент задержки соединен с выходом второго инвертора, J вход которого подключен к выходу первого..элемента ИЛИ, первый вход которо20 го соединен с инверсным выходом

RS-триггера, В-вход которого подключен к выходу второго элемента И, а S-вход соединен с выходом второго элемента ИЛИ, первый вход которого

25 через дифференцирующий элемент под— ключен к шине источника питания, а второй вход соединен с вторым входом первого элемента ИЛИ, прямой выход

RS-триггера подключен к третьим входам первого и второго элементов И-НЕ.

Составитель Г. Терешина

Редактор А. Огар Техред В.Кадар Корректор Г, Решетник

Заказ .2667/56

Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, r Ужгород, ул. Проектная, 4

Таким образом, в предлагаемом транзисторном ключе при аварийном попадании на нагрузку встречного напряжения в выключенное состояние переходит не только транзистор 17, но и транзистор 16, что исключает выде ление значительной мощности на резисторе 11, определяющем время предварительного разряда эквивалентной емкости нагрузки. Это повышает надежность транзисторного ключа, особенно при выполнении его s виде гибридной интегральной микросхемы (когда геометрические размеры резистора 11

0892 10 резко ограничены). Кроме того, при этом полностью исключается потребление энергии от случайно подключенного к нагрузке источника напряжения.

Формула изобретения