Одноразрядный сумматор

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - упрошение устройства. Одноразрядный сумматор содержит нагрузочные транзисторы 1-4, функциональные МОП-транисторы п-типа 5-13, два элемента РАВНОЗНАЧНОСТЬ 19, 20, выполненные на МОП- транзисторах. Одноразрядный сумматор имеет только прямые входы слагаемых и переноса и требует для своей реализации только 9 функциональных и 4 нагрузочных МОП-транзисторов п-типа. С учетом того, что нагрузочный транзистор идентичен функциональному , предложенное техническое решение дает экономию оборудования на 27%. 1 ил. rsD сл 4 05 СП

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4032403/24-24 (22) 03.03.86 (46) 23.07.87. Бюл.№ 27 (71) Ленинградский электротехнический институт им. В. И. Ульянова (Ленина) (72) В. И. Варшавский, В. Б. Мараховский, В. И. Тимохин и Б. С. Цирлин (53) 681.325.5 (088.8) (56) Mypora С. Системное проектирование сверхбольших интегральных схем.— М.: Мир, 1985, кн. I. с. 195, р. 4.4.2.

Заявка Франции № 2528596, кл. G 06 F 7/50, опублик. 1983.

„„SU„„1325465 А 1 (54) ОДНОРАЗРЯДНЫЙ СУММАТОР (57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения — упрощение устройства. Одноразрядный сумматор содержит нагрузочные транзисторы 1 — 4, функциональные МОП-тран исторы и-типа 5 — 13, два элемента РАВНОЗНАЧНОСТЬ 19, 20, выполненные на МОПтранзисторах. Одноразрядный сумматор имеет только прямые входы слагаемых и переноса и требует для своей реализации только 9 функциональных и 4 нагрузочных МОП-транзисторов и-типа. С учетом того, что нагрузочный транзистор идентичен функциональному, предложенное техническое решение дает экономию оборудования На 27%. 1 ил.

1325465

10

S;= x;O+y;O+1 С;

Составитель М, Есенина

Редактор В. Петраш Техред И. Верес Корректор М. Максимишинец

Заказ 3110/44 Тираж 672 Подписное

ВНИИГ1И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 7K — 35, Раушская наб., д. 415

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ.

Цель изобретения — упрощение одно разрядного сумматора.

На чертеже представлена схема одноразрядного сумматора.

Одноразрядный сумматор содержит нагрузочные МОП-транзисторы 1 — 4, функциональные МОП-транзисторы п-типа 5 — 13, выходы 14 и 15 суммы и переноса соответственно и входы 16 в 18 первого и второго слагаемых и переноса из предь1дущего разряда, соответственно, первый 19 и второй 20 элементы РАВНОЗНАЧНОСТЬ, узел 21 формирования переноса, содержащий МОПтранзисторы 9, 1 и 2.

Сумматор работает следующим образом.

Пусть на входах обоих слагаемых имеются нулевые значения (Х;= — у;= Oj. Тогда транзисторы 8 — 11 закрыты, на затворах транзисторов 5 и 6 — единичные значения, открывающие эти транзисторы, а на выходе переноса — нулевое значение (С;=О).

Если на входе одного из слагаемых имеется единичное значение, а на входе другого — нулевое значение (х;= О, у;= 1 или х;, у;= О), то открывается один из пары транзисторов 8 или 9 и 10 или 11. При этом на затворе транзистора 6 появляется нулевое значение, закрывающее этот транзистор.

Если нулевое значение имеется также и на входе переноса (C; — — О), закрыт и транзистор 7, на затворе транзистора 5 единичное значение, открывающее этот транзистор, а на выходе переноса — нулевое значение (С;= О). Если на входе переноса единичное значение (С, = 1), то транзистор 7 открыт, а транзистор 5 закрыт и на выходе переноса единичное значение (С;= 1).

Пусть на входах обоих слагаемых имеются единичные значения (х;= у;= 1). Тогда транзисторы 8 в ll открыты, однако при этом на затворе транзистора 6 также имеется единичное значение, открывающее этот транзистор, а на затворе транзистора 5 — нулевое, в результате чего последний закрыт и на выходе переноса единичное значение (С;= 1) . Из этого следует, что на выходе переноса реализуется логическая функция

С;=х;у;\/ C; i(xO+y).

На затворе транзистора 12, как и на затворе транзистора 6, единичное значение появляется только тогда, когда на обоих входах слагаемых имеются либо нулевые, либо единичные значения (х;= y;=0 или x;=

==у;= 1). При этом транзистор 12 открыт и единичное значение на выходе суммы (S;= 1 возможно только в случае, если на входе переноса также имеется единичное значение

50 (C; = 1). Если на затворе транзистора 12 имеется нулевое значение и он закрыт, что возможно при нулевом значении на одном из входов слагаемых и единичном значении на другом (х;= О, у;= 1 или х;= 1, y,=О), то единичное значение на выходе суммы (S;= 1) возможно, если закрыт и транзистор 13, т.е. при нулевом значении на входе переноса (C; = 0). Таким образом, на выходе суммы реализуется логическая функция.

Формула изобретения

Одноразрядный сумматор. содержащий в каждом разряде два элемента РАВНОЗНАЧНОСТЬ и узел формирования переноса, который содержит пять функциональных

МОП-транзисторов и-типа и два нагрузочных МОП-транзистора, причем вход первого операнда соответствующего разряда соединен с первым входом первого элемента

РАВНОЗНАЧНОСТЬ и затвором первого функционального МОП-транзистора, вход соответствующего разряда второго операнда соединен с вторым входом первого элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с первым входом второго элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с выходом суммы данного разряда, второй вход второго элемента РАВНОЗНАЧНОСТЬ соединен с входом переноса из предыдущего разряда сумматора и с затвором второго функционального МОП-транзистора, исток которого через первый нагрузочный МОП-транзистор соединен с шиной питания сумматора и с затвором третьего функционального МОП-транзистора, исток которого соединен с выходом переноса в следующий разряд сумматора, отличаюи4ийся тем, что, с целью упрощения сумматора, исток третьего функционального

МОП-транзистора соединен через второй нагрузочный МОП-транзистор с шиной литания сумматора, исток второго функционального МОП транзистора соединен с истоком четвертого функционального МОПтранзистора, сток которого соединен со стоком второго функционального МОП-транзистора и истоками первого и пятого функциональных МОП-транзисторов, стоки которых соединены с шиной нулевого потенциала сумматора, затвор пятого функционального МОП-транзистора соединен с вторым входом первого элемента РАВНОЗНАЧНОСТЬ сток третьего функционального

МОП-транзистора соединен с шиной нулевого потенциала сумматора.