Устройство для сдвига информации с контролем

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для полного контроля сдвига информации в вычислительных устройствах. Цель изобретения - повышение достоверности контроля. Устройство содержит семь коммутаторов, три мультиплексора, блок управления, два шифратора, вычитающий счетчик, дешифратор , четыре блока контроля сдвигаемой информации. Устройство контролирует все операции сдвига информации (циклического, логического и арифметического ) путем контроля сдвига между секциями (в качестве которого выступает одно устройство) в режиме наращивания разрядности, а также контроля выходной информации. 11 ил., 2 табл. с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУбЛИК

А1 (!% (11) сЮ4 G06F11 0!

Яс - ..

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, ":

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3999346/24-24 (22) 30.12.85 (46) 23.07.87. Бюл. У 27 (72) Б.Г.Лысиков, А.Э.Шумейко и А.В.Яковлев (53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 1014031, кл. G 11 С 9/00, 1981.

Авторское свидетельство СССР

Ф 1188783, кл. G 06 F 12/00, 1983. (54) УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦИИ

С КОНТРОЛЕМ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для полного контро- ля сдвига информации в вычислительных устройствах. Цель изобретения — повышение достоверности контроля ° Устройство содержит семь коммутаторов, три мультиплексора, блок управления, два шифратора, вычитающий счетчик, дешифратор, четыре блока контроля сдвигаемой информации. Устройство контролирует все операции сдвига информации (циклического, логического и арифметического) путем контроля сдвига между секциями (в качестве которого выступает одно устройство) в режиме наращивания разрядности, а также контроля выходной информации. 11 ил., 2 табл.

1325481

Изобретение относится к вычислительной технике, предназначено для сдвига информации на заданное число разрядов с соответствующим заполнени- 5 ем освобождающихся позиций и с обеспечением полного контроля сдвига информации и может использоваться в

ЭВМ, вычислительных устройствах и приборах цифровой автоматики (напри- 1р мер, для построения АЛУ с плавающей запятой, умножителей, устройств деления, для выравнивания границ слов, считанных из памяти и т.д.), а также для построения контролируемых сдвига- 15 телей с расширенной разрядностью.

Устройство обеспечивает принцип линейного наращивания разрядности, заключающийся в том, что контролируемое устройство для сдвига, конструк- 2р тивно и технологически оформленное в виде большой интегральной схемы (БИС), является элементарной секцией, на базе которой без обрамления из дополнительных микросхем можно формировать 25 сдвигающие устройства, аналогичные . данному, с разрядностью, кратной раз.рядно сти секции. Объем оборудования, используемый для построения предлагаемого устройства, позволяет изгото- Зр вить его в виде БИС.

Цель изобретения — повышение достоверности контроля.

Предлагаемое устройство обеспечивает полноту контроля всех операций сдвига информации (циклического, логического и арифметического сдвигов).

Это достигается за счет обеспечения контроля входной информации, контроля сдвига информации байтами между сек- 4р циями в режиме наращивания разрядно" сти, контроля выходной информации и контроля разрядных сдвигов информации в пределах байта как в режиме одиночной работы, так и в режиме наращи- 4g вания разрядности.

Устройство формирует общий сигнал

"Ошибка" при наличии сбоя:в работе устройства, позволяет указать на место нахождения ошибки путем формирова- Бр ния пяти контрольных сигналов, а также обеспечивает предсказание четности сдвинутой информации.

На фнг.1 изображена, структурная схема устройства, на фиг.2 — функцио- 5 нальная схема шифратора, на фиг.3— функциональная схема шифратора результатов контроля, на фиг.4 — функциональная схема коммутатора! на фиг ° 5 — функциональная схема блока формирования четности выдвигаемой информации, на фиг.б — функциональная схема блока контроля вдвигаемой информации, на фиг.7 — функциональная схема блока контроля сдвигаемой информации, на фиг.8 — функциональная схема блока контроля сдвинутой информации, на фиг.9 — функциональная схема мультиплексора; на фиг.10 — формирователь записи, на фиг. 11 — блок управления °

Устройство (фиг. 1) содержит узел 1 коммутации, формирователь 2 импульса записи, дешифраторы 3 и 4, коммутаторы 5 и 6, мультиплексор 7, регистр 8, мультиплексор 9, блок 10 управления, счетчик 11 блок 12 записи контрольного разряда, коммутаторы 13-15, блок

16 коррекции четности, мультиплексор

17, шифратор 18, коммутатор 19, коммутатор 20, блок 21 контроля сдвинутой информации, блоки 22 и 23 контроля вдвигаемой информации, шифратор 24 результатов контроля, блок 25 контроля сдвигаемой информации, первый и второй блоки 26 и 27 формирования четности выдвигаемой информации, группу информационных входов 28 устройства, первую группу информационных выходов 29 устройства, группу информационных выходов 30 устройства при сдвиге влево с расширенным шагом, группу информационных выходов 31 устройства при сдвиге вправо с расширенным шагом, группу информационных sxoдов 32 при сдвиге влево с расширенным шагом, группу информационных входов

33 при сдвиге вправо с расширенным шагом, выход 34 контрольного разряда при сдвиге влево, вход 35 задания признака контрольного разряда при контроле сдвига влево, вход 36 пуска устройства, вход 37 задания режима работы устройства, вход 38 синхронизации устройства, группу входов 39 задания типа сдвига устройства, шину 40 логического нуля, левый выход 41 четности вдвигаемой информации, вход 42 задания четности левой вдвигаемой информации, левый выход 43 контроля устройства, выходы 44 общей ошибки устройства, ошибки по четности 45, признака ошибки четности сдвигаемой информации 46, выход 47 конца операции устройства, выход 48 ошибки сдвинутой информации устройства, правый выход

49 контроля устройства, вход 50 зада3 13254 ния четности правой вдвигаемой информации, правый выход 51 четности вдвигаемой информации устройства, группу входов 52 задания величины шага сдви5 га, входы 53 задания величины расширенного шага сдвига, вход 54 задания и выход 55 контрольного разряда устройства при сдвиге вправо, вход 56 задания контрольного разряда устройства, выход 57 ошибки по четности сдвигаемой информации.

Шифратор 18 (фиг.2) содержит элементы И 58 и 59, элементы И 60-67 с выходами TO-T7, сумматоры 68-74 по модулю два с выходами КО-К6, входы— выходы 75-81.

Шифратор 24 (фиг.3) содержит сумматоры 82 и 83 по модулю два с выходами 57 и 45 и элементы ИЛИ 84 и 85, выход которого обозначен 44, входы— выходы 86-93.

Коммутатор 19 (фиг.4) содержит элементы И 94 и 95 с выходами 41 и

В?, входы 96 и 97, выходы 98 и 99. 25

Блок 26 формирования четности выдвигаемой информации (фиг.5) представляет собой сумматор 100 по модулю два с входом 101 и выходом 102 (Z 7) .

Блок 22 контроля вдвигаемой инфор- Зр мации (фиг.б) представляет собой сумматор 103 по модулю два с входами

104 и 105 и выходом E 2 (43), 106.

Блок 25 контроля сдвигаемой информации (фиг.7) представляет собой сумматор 107 по модулю два с входами 108 и 109 и выходом ЕЗ (48), 110.

Блок 21 контроля сдвинутой информации (фиг.8) представляет собой сумматор 111 по модулю два с входами 112 4р и 113 и выходом 114 (E4, 46).

Мультиплексор 17 (фиг.9) содержит элементы И 115-128 и элементы ИЛИ

129-135 с выходами Li-Ь?, входами

136-138, выходом 139.

Блок управления (фиг.10) содержит элемент И 140, триггер 141, элементы

ИЛИ 142, 143, шифратор, образованный элементами И 144-155, элементами ИЛИ

156-163. формирователь импульса записи (фиг.11) содержит элементы И 164 и

165„ элементы ИЛИ 166 и 16?.

Узел 1 коммутации (фиг.1) предназначен для реализации сдвига вправо или влево на 0-7 разрядов, может быть реализован любым из известных методов построения однотактовых комбинационньгх сдвигателей, например как в из81

4 вестном устройстве в виде набора сдвигающих линеек элементов И.

Формирователь 2 импульса записи предназначен для заполнения освободившихся при сдвиге разрядов знаковым разрядом илн логическим, нулем в зависимости от типа сдвига, может быть реализован аналогично одноименному блоку в известном устройстве °

Дешифратор 3 предназначен для дешифрации информации, поступающей на вход 39 типа сдвига устройства. Кроме шести управляющих сигналов (шесть типов сдвига), которые вырабатываются в этом устройстве, дешифратор 3 вырабатывает еще и сигналы У1 (сдвиг влево) и У2 (сдвиг вправо), которые представляют собой объединение по ИЛИ сигналов циклического, логического и арифметического сдвигов одноименного направления.

Коммутатор 5 предназначен для передачи сдвигаемой влево информации из регистра 8 и выдвигаемых влево разрядов из узла 1 коммутации по информационным выходам второй группы 30 устройства или приема информации по информационным входам второй группы

32 устройства, реализован аналогично одноименному известному коммутатору.

Коммутатор 6 (фиг.1) аналогичен описанному коммутатору 5 и предназначен для передачи сдвигаемой вправо информации из регистра 8 и выдвигаемых вправо разрядов из узла коммутации по информационным выходам третьей группы 31 устройства или приема информации по информационным входам третьей группы 33 устройства.

Счетчик 11 и коммутатор 13 предназначены для организации передачи информации байтами.

Блок 10 управления предназначен для управления блоками устройства, его функции и реализация аналогичны известному блоку управления.

Мультиплексор 9 предназначен для объединения информации, поступающей на его входы с информационных выходов третьих групп первого и второго коммутаторов 5 и 6 и с информационных входов третьей группы 28 устройства, может быть реализован аналогично одноименному известному блоку.

Мультиплексор 7 аналогичен описанному мультиплексору 9 и отличается тем, что объединяет другие потоки информации с информационных выходов где Т„

Xj

5 13254 группы узла 1 коммутации и с информационных выходов групп коммутаторов 5 и 6.

Блок 12 записи контрольного разря5 да (фиг. 1) предназначен для записи контрольного разряда сдвигаемой информации, может быть реализован аналогично одноименному известному блоку ° 10

Коммутатор 14 предназначен для передачи контрольного разряда по первому выходу 34 передачи контрольного разряда устройства или приема контрольного разряда по первому входу 35 приема контрольного разряда устройства.

Коммутатор 15 аналогичен описанному четвертому коммутатору 14 и отличается тем, что подключается к второ- 20 му выходу 55 передачи контрольного разряда устройства. Четвертый и пятый коммутаторы 14 и 15 реализуются аналогично использованию в известном устройстве. Z5

Блок 16 коррекции четности предназначен для коррекции четности сдвигаемых данных в случае выполнения операции арифметического сдвига вправо с заполнением освободившихся разрядов 30 знаковым разрядом, может быть реализован аналогично одноименному известному блоку.

Шифратор 18 (фиг.2) предназначен для предварительного формирования четности сдвинутой в узле 1 коммутации информации (параллельно со сдвигом) в соответствии со следующими выражениями:

ТО КО?1 = (ХОЭ Х8 Y,)L1;

Т1 K1 L2 =. (XO(3X1 9 Х8 ° Y1) L2;

Т2 = К2 13 = (ХО ® Х1 Ю Х2 83 Х871)ЬЗ;

ТЗ КЗ L4 = (ХО ЭХ1 ЯХ2® ХЗ®Х8 х х 71) L4; (1)

Т4= К4 15 (Х5(+) Хб О+ Х7 Q+X8 Y2) L5; 5

TS K5 L6 (Хб О+ Х7 (+) Х8 Y2) Lá;

Тб К61.7 = (Х7 О+ Х8 Y2) L7;

Т7 GO" Õ8, предсказанная четность сдвинутой информации в зависимости от шага сдвига (п= 0-7); четность сдвинутой информации (i = О-б); информационные разряды (j

= 0-7)

1 ! контрольный разряд по четности входной информации (Х8

ХО@ Х1 У,..., ®Х7), 81 б

У1 и Y2 — управляющие сигналы "Сдвиг влево" и "Сдвиг вправо" соответственно из дешифратора 3;

Lm — управляющие сигналы, определяющие шаг сдвига (m= 1-7);

Q+-сложение по модулю два, G0 — шаг сдвига, равный нулю, из дешифратора 4.

Шифратор 24 (фиг.3) предназначен для формирования контрольного разряда выходной информации в соответствии с выражением

1 8 = ф О 9 1 1 +, ..., ® ф ?, (2) где ф 8 — контрольный разряд, P i — информационные разряды выходной информации (i = О, 1...

7).

Кроме того, шифратор 24 предназначен для контроля выходной информации по четности и формирования сигнала ошибки Е1 в соответствии с выражением

Е1 = 480+ (ТО+ Т1+,...,T7) О+

® В7 О+ С?у (3) ! где Б7 — четность информации, вдвигаемой слева в устройство, С7 " четкость информации, вдвигаемой справа в устройство, а также для формирования сигнала общей ошибки ЕО в соответствии с выражением

ЕО = Е1 + Е2 + ЕЗ + Е4 + Е5, (4) где Е2 — сигнал ошибки вдвигаемой слева информации в устройство, ЕЗ вЂ” сигнал ошибки сдвигаемой информации, Е4 — сигнал ошибки сдвинутой информации, E5 — сигнал ошибки вдвигаемой справа информации в устройство.

Коммутатор 19 (фиг.4) предназначен для передачи четности выдвигаемых разрядов по выходу 41 устройства и пРиема четности вдвигаемых Разрядов по входу 42 устройства.

Коммутатор 20 (фиг.1) аналогичен описанному коммутатору 19.

Блок 26 формирования четности выдвигаемой информации (фиг.5) предназначен для формирования четности Z 7 выдвигаемой информации в соответствии с выражением:

Z7 = ZO ® Z1(g, ..., (+7 Еб, (5) 81

7 13254 где Zi — разряды выдвигаемой информации из блока коммутаторов

i = (0-6).

Второй блок 27 формирования четно5 сти выдвигаемой информации (фиг.1) аналогичен описанному первому блоку

26 формирования четности выдвигаемой информации.

Блок 22 контроля вдвигаемой инфор- 10 мации (фиг.б) предназначен для контроля по четности принимаемой информации слева и формирования сигнала ошибки Е2 в соответствии с выражением

E2 = B0 О+ В1 О+ъ ° ° ° э 0+ В7 (6) где ВО, В1, ..., Вб — информационные

Разряды, вдвигаемые слева в устройство, В7 — четность вдвигаемой слева ин- 20 формации.

Блок 23 контроля вдвигаемой информации (фиг.1) аналогичен описанному первому блоку 22 контроля вдвигаемой информации. 25

Блок 25 контроля сдвигаемой информации (фиг.7) предназначен для контроля по четности сдвигаемой информации и формирования сигнала ошибки ЕЗ в соответствии с выражением 30 кз = хо (+3 х1 +, ..., Q+ х8. (7)

Блок 21 контроля сдвинутой информации (фиг.8) предназначен для контроля по четности сдвинутой информации 35 и формирования сигнала ошибки Е4 в соответствии с выражением

Е4 = R0 (+) К1 ®, ..., SR7 Q+) ТО ® Т1 Ю, ..., О+т7, (8) где R0-R7 — разряды сдвинутой инфор- 4О мации из узла I коммутации.

Мультиплексор 17 (фиг.9) предназначен для формирования управляющих сигналов, определяющих шаг сдвига для 45 предсказания четности сдвинутой информации в соответствии с выражением

Ь1 =G1 32+ G711;

L2 = С2 12 + Сб 11;

L 3 = СЗ 1 2 + G5 1 1.;

L4 = G432+ С411; (9)

Ь5 = G5 12 + СЗ 2-1)

Ьб = С6Ч2+ С231;

Ь7 =С7 12+С1 Х1, где Gi — величина шага сдвига, форми- 55 руемая вторым дешифратором 4.

Устройство работает следующим образом (для определенности примем, что разрядность устройства К = 8).

По входу 37 задания режима работы устройства поступает информация о режиме работы, которая приходит в виде

2-разрядного слова. Соответственно этому возможны четыре режима работы:

00 — одиночной работы, 01 — групповой работы в качестве головного устройства, 10 — групповой работы в качестве оконечного устройства, 11 — групповой работы в качестве среднего уст рой ств а.

По входу 39 устройства поступает информация о типе сдвига, которая приходит в виде 3-разрядного слова.

Соответственно этому возможны восемь типов сдвига, из которых используются шесть: 000 — циклический сдвиг вправо; 001 — циклический сдвиг влево, 010 — арифметический сдвиг вправо, 011 — арифметический сдвиг влево, 100 — логический сдвиг вправо; 101 логический сдвиг влево.

По входам 52 и 53 устройства поступают соответственно шаг сдвига и расширенный шаг сдвига (последний— в случае групповой работы). Заметим, что общий код по входам 52 и 53 равен общему шагу сдвига устройства.

На входы 28 устройства поступает сдвигаемая информация.

Устройство запускается в работу импульсным сигналом начала операции, который поступает по входу 36 устройства.

Выполнение непосредственно операций сдвига в устройстве происходит аналогично выполнению этих операций в известном устройстве. Поэтому рас" смотрим работу устройства с точки зрения обнаружения ошибок.

В режиме одиночной работы (по входу 37 задания режима работы устройства поступает код 00) первый выход

41 четности выдвигаемых разрядов устройства соединяется с вторым входом

50 четности вдвигаемых разрядов устройства, второй выход 51 четности выдвигаемых разрядов устройства соединяется с первым входом 42 четности вдвигаемых разрядов устройства. Сдвигаемая информация и ее контрольный разряд по четности, поступающие по входам 28 и входу 56 устройства, проходят через мультиплексор 9 и записываются в регистр 8 и в блок 12 sanucu контрольного разряда соответственно. Правильность записи контролируется блоком 25 контроля сдвигаемой

13254 информации в соответствии с выражением (7). Далее информация поступает в узел 1, где осуществляется непосредственно сдвиг. Параллельно с ysлом 1 работает шифратор 18, который на основании поступающей на его входы сдвигаемой информации (сигналы ХО-Х7) и ее контрольного разряда (сигнал Х8), информации о направлении сдвига (сигналы У1 и У2 от дешифратора 3), о ша- 0

re сдвига (сигнал GO от дешифратора

4 и сигналы Ь1-L7 от мультиплексора

17), о типе сдвига (сигнал от блока

16 коррекции четности) вырабатывает в соответствии с выражениями (1) чет- 15 ность сдвинутой информации (один иэ сигналов ТО-Т7), которая вместе с сдвинутой в блоке коммутаторов инфор1 мации (сигналы RO-R7) поступает в блок 21 контроля сдвинутой информации,20 работающего в соответствии с выражением (8).

Выдвигаемая информация, например при сдвиге влево (разряды Z0-26) поступает, кроме коммутатора 5, еще и в блок 26 формирования четности выдвигаемой информации, формирующий в соответствии с выражением (5) контрольный разряд 27 выдвигаемой информации, который через коммутатор 19 поступает 30 на выход 41 четности вдвигаемых разрядов устройства. При сдвиге вправо аналогично работают блок 27 формирования четности выдвигаемых разрядов и коммутатор 20. 35

Вдвигаемая информация, например при сдвиге вправо (разряды ВО-В6), поступает, кроме мультиплексора 7, еще и в блок 22 контроля вдвигаемой информации, в который поступает также 40 иэ коммутатора 19 (с входа 4? устройства) четность вдвигаемых разрядов (сигнал В7). Блок 22 работает в соответствии с выражением (6) и контролирует прием вдвигаемых слева разрядов. 45

При сдвиге влево аналогично работает блок 23 контроля вдвигаемых (справа) разрядов.

Шифратор 24 контролирует выходную (иэ мультиплексора 7) информацию в соответствии с выражением (3), формирует контрольный разряд выходной информации и вырабатывает сигнал "Ошибка" в соответствии с выражениями (2) и (4) соответственно, поступающие на выход 55 контрольного разряда и выход

44 сигнала ошибки устройства соответственно.

81 10

Пример. Пусть необходимо сдвинуть циклически влево на три разряда (на вход 39 устройства поступает код

001, а на вход 52 устройства — код

011) следующую информацию: 1010 1101.

Сдвигаемая информация (ХО-Х7

10101101) и ее контрольный разряд (Х8-1) через мультиплексор 9 и регистр 8 поступают в узел 1 и блок ?5 контроля сдвигаемой информации. При правильном приеме информации блок 25 контроля сдвигаемой информации вырабатывает сигнал ЕЗ = О (в противном случае ЕЗ = 1). В блок 18 предсказания четности поступают следующие сигналы: от регистра 8 XO-Х7, значения которых равны соответственно

10101 101 от блока 12 записи контрольного разряда Х8 = 1, от первого дешифратора 3 У1, У2 = О, от блока 16 коррекции четности О, от второго дешифратора 4 610 = О, от мультиплексора 17 1-7, равные соответственно

O0i0000.

На сумматорах 68-74 (фиг.2) сформируются сигналы КО-К6 = 0011011, а на выходах шифратора 18 — сигнал

TO-Т7 = 00100000, т.е. четность сдвинутой информации (Т2 = 1). На входы блока 21 контроля сдвинутой информации поступают сдвинутая в узле 1 информация RO-R7 = 01101000 и предсказанная в шифратор 18 ее четность. При правильном сдвиге информации в узле блок 21 контроля сдвинутой информации вырабатывает сигнал Е4 = О (в противном с учае Е4 = 1) . Три выдвигаемых разряда (101) с узла 1 поступают в первый блок 26 формирования четности выдвигаемой информации, в коммутатор

5 и далее через коммутатор 6 в мультиплексор 7 и блок 23 контроля вдвигаемой информации. На выходе блока 26 формирования четности выдвигаемой информации формируется сигнал Z 7 = 1, который через коммутаторы 19 и 20 передается в блок 23 контроля вдвигаемой информации и шифратор 24. Если передача и прием выдвигаемых разрядов происходят верно, блок 23 контроля вдвигаемой информации формирует сигнал E5 = О (в противном случае E5 = 1).

Таким образом, на выходе мультиплексора 7 формируется сдвинутая циклически на три разряда влево информация 01101101, которая подается на информационные выходы 29 устройства и на информационные входы шифратора 24, 13254 на управляющие входы которого подается следующая информация: с выхода шифратора 18 ТО-Т7 = 00100000, с выхода коммутатора 19 В7 = О, с выхода коммутатора 20 С7 = 1, с выхода блока

21 контроля сдвинутой информации Е4

О, с выхода блока 22 контроля сдвигаемой информации E2 = О, с выхода блока 23 контроля вдвигаемой информа- 10 ции E5 = О, с выхода блока 25 контроля сдвигаемой информации ЕЗ = О (при этом предполагается, что ошибок при работе устройства нет). Сумматор 82 (рис. 3) по модулю два сформирует 15 контрольный разряд (равный единице) выходной информации. Сумматор 83 (фиг.З) при правильной работе мультиплексора 7 вырабатывает сигнал Е1 =

= О (в противном случае Е1 = 1). Все 2О сигналы об ошибках в устройстве (Е1, Е2, ЕЗ, Е4 и E5) собираются в шифраторе 24 по ИЛИ и вырабатывается общий сигнал ЕО об ошибке в устройстве.

При выполнении логического сдвига 25

{на вход 39 устройства поступают коды 100 или 101) контроль работы устройства отличается от контроля при выполнении циклического сдвига тем, что коммутаторы, принимающие вдвига- 30 емые разряды и их контрольный разряд, блокированы. При выполнении арифметического сдвига вправо (на вход 39 устройства поступает код 010) блок 16 в случае, если знаковый разряд равен единице и шаг сдвига нечетный, вырабатывает сигнал, равный единице, который скорректирует выходные сигналы

ТО-Т6 шифратора 24. В этом случае блок 16 коррекции четности формирует ,четность вдвигаемык разрядов (при арифметическом сдвиге вправо, как известно, освободившиеся при сдвиге разряды заполняются знаковым разряДОМ) е

В режиме групповой работы (при разрядности сдвигаемой информации К 8) контроль работы каждого устройства осуществляется аналогично, как и при одиночной работе, с той разницей, что 50 выходы 41 и 51 каждого устройства соединены с входами 50 и 42 соседних левого и правого устройств соответственно, а входы 42 и 50 каждого уст.ройства соединены с выходами 51 и 41 соседних левого и правого устройств соответственно.

Помимо общего сигнала ЕО ошибки (выход 44 устройства), сигналы ошибок

81 l2

Е1-Е5 также имеют выводы на контакт, т.е. являются выходами 45, 43, 48, 46 и 49 устройства. Это позволяет с достаточной степенью точности локализовать.ошибку в устройстве, что может оказаться полезным при проверке на годность данного устройства, выполненного в виде БИС, Выходные сигналы дешифратора 3 показаны одной группой выходов (шиной) для упрощения фиг.1. Для более точного определения разводки выходов дешифратора 3 приводятся табл. 1 и 2, где

N0 — N2 — разряды входа 39 типа сдвига устройства, SO-S5 — выходные сигналы дешифратора 3.

Формула изобретения

Устройство для сдвига информации с контролем, содержащее блок управления, два дешифратора, узел коммутации, регистр, шесть коммутаторов, два мультиплексора, счетчик, формирователь импульса записи, блок коррекции четности, блок записи контрольного разряда, причем группа информационных входов устройства соединена с первой группой информационных входов первого мультиплексора, выходы которого соединены с информационными входами регистра, группа выходов которого сбединена с группой информационных входов узла коммутации, с первыми группами информационных входов первого и второго коммутаторов, вход пуска устройства соединен с входом пуска блока управления, регистра и блока записи контрольного разряда, вход задания

3 режима работы устройства соединен с первым входом задания режима работы блока управления, вход синхронизации которого соединен с входом синхронизации устройства и с входом синхронизации третьего коммутатора, группа входов задания типа сдвига устройства соединена с группой информационных входов первого дешифратора, группа выходов которого соединена с группой входов логических условий блока управления, первый выход первого дешифратора соединен с входом разрешения формирователя импульса записи, первый выход четвертого коммутатора соединен с выходом контрольного разряда устройства при сдвиге влево, вход задания признака контрольного разряда при контроле сдвига влево которого соеди13 13254 нен с первым информационным входом четвертого коммутатора, второй выход которого соединен с первым входом блока записи контрольного разряда, 5 выход которого соединен с вторым информационным входом четвертого коммутатора и с первым информационным входом пятого коммутатора, первый выход блока управления соединен с первым управляющим входом узла коммутации, второй и третий выходы блока управления соединены с первым и вторым управляющими входами первого и четвертого коммутаторов соответственно, четвертый и пятый выходы блока управления соединены с первымии вторыми управляющими входами второго и пятого коммутаторов соответственно, шестой выход блока управления соединен с входом записи считывания регистра, с вторым входом блока записи контрольного разряда и с входом управления вычитанием счетчика, информационные входы которого соединены с входами 25 задания величины расширенного шага сдвига устройства, нулевой выход счетчика соединен с информационным вкодом третьего коммутатора, прямой выход которого соединен с вторым вхо- ЗО дом задания режима работы блока управления, третий вход задания режима работы которого соединен с инверсным выходом третьего коммутатора и с первым информационным входом узла коммутации, первый выход которого является выходом конца операции устройства, первая группа выходов узла коммутации соединена с второй группой информационных входов первого коммутатора, вторая группа выходов узла коммутации соединена с группой управляющих входов второго мультиплексора, группа выходов которого является первой группой информационных выходов устройства, третий выход первого дешифратора соединен с первым входом

t блока коррекции четности, второй вход которого соединен с выходом регистра. и информационным входом формирователя импульса записи, выход формирователя импульса записи соединен: с первым информационным входом узла коммутации, вторая группа выходов которого соединена с второй группой информационных входов второго коммутатора, третья группа информационных входов которого, является группой информационных входов устройства при сдвиге вправо с

81 14 расширенным шагом, группа информационных выходов устройства при сдвиге вправо с расширенным шагом соединена с первой группой выходов второго коммутатора, вторая группа выходов которого соединена с первой группой информационных входов второго мультиплексора, вторая группа информационных входов которого соединена с первой группой выходов первого коммутатора, вторая группа выходов которого соединена с группой информационных выходов устройства прн сдвиге влево с расширенным шагом, группа информационных входов при сдвиге влево с расширенным шагом которого соединена с третьей группой информационных входов первого коммутатора, третья группа выходов которого соединена с второй группой информационных входов перaoro мультиплексора, третья группа информационных входов которого соединена с третьей группой выходов второго коммутатора, вход задания контрольного разряда устройства соединен с четвертым входом блока записи контрольного разряда, пятый вход которого соединен с первым выходом пятого коммутатора, второй выход которого соединен с выходом контрольного разряда устройства при сдвиге вправо, вход задания контрольного разряда при контроле сдвига вправо которого соединен с вторым информационным входом пятого коммутатора, группа входов задания величины шага сдвига устройства соединена с группой информационных входов второго дешифратора, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности контроля, оно содержит блок контроля сдвигаемой информации, первый и второй блоки формирования четности выдвигаемой информации, шифратор, седьмой коммутатор, блок контроля сдвинутой информации, первый и второй блоки контроля вдвигаемой информации, шифратор результатов контроля и третий мультиплексор, причем входы задания четности левой и правой вдвигаемой информации устройства соединены с первыми информационными входами шестого и седьмого коммутаторов соответственно, первые выходы шестого и седьмого коммутаторов соединены с левым и правым выходами четности вдвигаемой информации устройства соответственно, вторые выходы шестого и седьмого коммутаторов сое16

1325481

0 0 0 Цикличе ский сдвиг вправо

0 0 0 1 0 0

0 0 0 Циклический сдвиг влево

0 0 1 0 1 0

0 1 0 0 0 1

0 0 0 Арифметический сдвиг вправо

1 0 0 Арифметический сдвиг влево

0 1 1 0 0 0

1 0 0 0 0 0 0 1 0 Логический сдвиг вправо

1 0 0 0 0 0 1 Логический с виг вле

1 0 динены с входами первого н второго блоков контроля четности вдвигаемой информации соответственно и с первым и вторым информационными входами шифратора результатов контроля соответственно, первая и вторая группы выходов узла коммутации соединены с группами входов первого и второго блоков формирования четности выдвигаемой информации, выходы которых соединены с вторыми информационными входами шестого и седьмого коммутаторов соответственно, первый и второй управляющие входы шестого и седьмого коммутаторов соединены с вторым, третьим, четвертым и пятым выходами блока управления соответственно, группы входов первого и второго блоков контроля четности вдвигаемой информации соединены с первой группой выходов первого коммутатора и второй группой выходов второго коммутатора соответственно, выходы первого и второго блоков контроля четности вдвигаемой информации являются левым и правым выходами контроля устройства, соединены с третьим и четвертым информационными входами шифратора результатов контроля, первый, второй и третий выходы которого соединены с выходами общей ошибки устройства, ошибки по четности устройства и ошибки по четности сдвигаемой информации устройства соответственно, группа входов шифратора ре1

NO N1 N2 S0 $1 $2 эультатов контроля соединена с группой выходов второго мультиплексора, группа выходов регистра соединена с

5 группой информационных входов шифратора и с группой входов блока контроля сдвинутой информации, вход которого соединен с выходом блока записи контрольного разряда и с информационным входом шифратора, выход блока контроля сдвинутой информации соединен с выходом ошибки сдвинутой информации устройства и с пятым информационным входом шифратора результатов контроля, шестой информационный вход которого соединен с выходом шифратора и входом блока контроля четности сдвигаемой информации, выход которого соединен с выходом признака ошибки р0 четности сдвигаемой информации и с седьмым информационным входом шифратора результатов контроля, второй информационный вход шифратора соединен с третьим выходом первого дешифратора

25 и с первым информационным входом третьего мультиплексора, управляющий вход которого соединен с выходом втоI рого дешифратора, с третьим информационным входом узла коммутации и с третьим информационньм входом шифратора, с третьим входом блока коррекции четности, выход которого соединен с четвертым информационным входом шифратора, пятыйвход которого соединен с выходом третьего мультиплексора.

Таблица1 с

S3 S4 S5 Тип операции

1325481

Таблица2

Блок-приемник Выходной сигнал(ы) дешифратора 3 (источник)

S2 S3, S1 S5

S(3 Б1„ Б?, S3, S4 S5

Б2

16

Y1 = Б1ч БЗч S5

Y2 = S0v S2 ч S4

71 = S1V S3 ЧS5

Y2 = SOvБ2ЧS4

1325483 иг.

1325481

1325481 фиг.8

1325481

Составитель А.Сиротская

Техред Л.Сердюкова

Корректор А.Тяско

Редактор Н.Гунько

Заказ 3111/45

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Тираж 672

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 блоку 5 блоку Ю

&окам

5 1Ч блокам

415 ол оком

И дл окан

7,5

Фокам

6 15 дл оком

5;19