Аналоговое запоминающее устройство

 

Изобретение относится к вычислительной технике, в частности к запоминаюпщм устройствам, и может быть использовано в аналого-цифровых преобразователях . Цель изобретения - повышение быстродействия - достигнута за счет введения в устройство второго дифференциального усилителя, второго накопительного элемента на втором конденсаторе, генератора тока И их связей с известными элементами. Появление на„входе 2 положительного напряжения (логической единицы) приводит к отпиранию транзисторов 14 и 16 коммутатора 1, которые замыкают выходной ток усилителей 11 и 19. С конденсатора 4 напряжение передается На выход 6 устройства и, в изменения выходного напряжения, оно компенсируется генератором 10 тока. Появление на входе 2 логического нуля приводит к запиранию транзисторов 14 и 16 и отпиранию транзисторов 15 и 17, в результате чего на входах усили-Гелей 11 и 12 появляется напряжение , которое усиливается ими и вызывает изменение напряжения на конденсаторе 4. Вьшолнение усилителей 11 и 12 комплементарными обеспечивает симметричность передачи напряжения , что обеспечивает повышение быстродействия устройства. 4 з.п. ф-лы, . 1 ил. с (Л ю сд ел сз:

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) {11) {5д 4 G 11 С 27/00

А. !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ. СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4034459/24-24 (22) 10.03 ° 86 (46) 23.07.87. Бюл, У 27 .(72) Л.Ю.Равер, IO.B.ÒHìêèí, И.И.Иноземцев и В.Б.Капранов (53) 681.327.66(088.8) (56) Патент США и 4321488, кл. G 11 С 27/02, 1982.

Авторское свидетельство СССР

Ф 754481, кл. G. 11 С 27/00, 1977. (54) АНАЛОГОВОЕ ЗАПОМИНАЮ1ЦЕЕ УСТРО11СТВО (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в аналого-цифровых преобразователях. Цель изобретения повышение быстродействия — достигнута за счет введения в устройство второго дифференциального усилителя, второго накопительного элемента на втором конденсаторе, генератора тока

:и их связей с известными элементами.

Появление на.входе 2 положительного напряжения (логической единицы) приводит к отпиранию транзисторов 14 и

16 коммутатора 1, которые замыкают выходной ток усилителей 11 и 19. С конденсатора 4 нагряжение передается на выход б устройства и, в случае изменения выходного напряжения, оно компенсируется генератором 10 тока.

Появление на входе 2 логического ну.ля приводит к запиранию транзисторов

14 и 16 и отпиранию транзисторов 15 и 17 в результате чего на входах усилителей 11.и 12 появляется напряжение, которое усиливается ими и вызывает изменение напряжения на конденсаторе 4. Выполнение усилителей

11 и 12 комплементарными обеспечивает симметричность передачи напряжения, что обеспечивает повьппение быстродействия устройства. 4 з.п. ф-лы 1

Q5

1

132

Изобретение относится к вычисли— тельной технике, в частности к запоминающим устройствам, и может быть использовано в аналого-цифровых преобразователях.

Целью изоб1>етения является повышение быстродействия устройства.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит коммутатор 1, вход 2 режима выборки — хранения устройства, повторитель 3 напряжения, накопительные элементы на конденсато-рах 4 и 5, выход 6, сгран :.- .:;:те>ть."->ый элемент и элемент обра.. ной связи на . резисторах 7 и 8„ шину 9 нулевого потенциала, генератор 10 тока, дифференциальные усилители 11 и 12, информационный нхоц 13.

Коммутатор 1 выполнен на и — р и-транзисторах 14 и 15 p — rL †ртранзисторах 16 и 17, диодах 18 и 19, резисторе 20 и имеет выводы 21 и 22 псложительного и отрицательно-. го напряжений.

Каждый дифференциальнь>й усилитель

11 или 12 вьптолнен на транзисторах

23 H 24, резисторах 25 и 26 и имеет выводы 27 и 28 напряжения пигания.

Генератор 10 тока выполнен на . транзисторе 29 токозадающем резисторе 30 и резисторе " и имеет выводы

32 и 33 напряжения питания.

Аналоговое запоминаюшее устройство работает следующим образок, В исходном состоянии (в ре>ыме хранения) на вход 2 поступает голожительное напряжение,::ипример, с выхода логического (ТТП) элемента.

Транзисторы 16 и 14 коммутатора 1 оказываются открьггь ми и замыкают выходной ток усилителей 11 и l2„ транзисторы l5 и l7 коммутатора 1 закрыты, и через диоды 18 и 19 протекает ток от источников питания соответственно с выводов 21 и 22. Напряжение с конденсатора 4 через говторитель 3 передается на вьгход 6. Изменения входного напряжения на входе

13 не передаются на вы>:эд 6„ так как компенсируются инвертирсваннь>м сигналом транзистора 29 генератора 10

l тока, на который сигнал подается че-рез конденсатор 5. Поягление нулевоrG (логического) уровня на входе 2 приводит к запиранию транзисторон 14 и 16 коммутатора 1 и отпира.ьгию транзисторов 15 и 17 коммутатора l Пос5

?5

3ч ледние оказываются включенными по схеме с общей базой, что обеспечивает высокое быстродействие собственно коммутатора 1„ Неравенство напряжений на входе 13 и выходе 6 (с учетом значений сопротивлений резисторов 7 и 8) приводит к появлению напряжения на инвертирующих входах усилителей

ll и 12, которое усиливается указанными усилителями и вызывает соответствующее изменение напряжения на конденсаторе 4. Выполнение усилителей

11 и 12 комплементарными обеспечива-. ет симметричность передачи напряжений различных. полярностей, что ведет к повьпнению быстродействия всего устройства и не требует дополнительных корректирующих элементов.

Появление на входе 2 положительного напряжения переводит устройство в исходное состояние. ,фея повьпнения точности в режиме хранения повторитель 3 может быть выполнен с использованием МОП-транзистора. Транзистор 29 генератора 8 тока должен иметь большой коэффициен- передачи по току.

Повьннение быстродействия устройства обеспечивается за счет использованная двух (комплеменгарных) дифференциальных усилителей, баланснсго построения коммутатора 1 и за счет.использования генератора 10 тока для компенсапии паразитного прохо>кдения входного сигнала на выход устройства.

При заданной точности устройство позволяет повысить быстродействие пракгинеcKH B 5 — 1 0 р B3 „

Формула изобретения

l . Аналоговое з апоминающее устройство, содержа>нее коммутатор, управляющий вход когорого является ° âõoäîì режима выборки-хранения устройства, повторитель напряжения, выход которого является выходок устройства, первый накопительный элемент на первом конденсаторе, первая обкладка которого соединена с шиной нулевого потенциала устройства, вторая обкладка первого конденсатора соединена с входом понторителя напряжения, первый дифференциальный усилитель, ограничительный элемент и элемент обратной связи на первом и втором резисторах, о т л и ч а ю щ е е с я тем, что„ с целью повьнпения быстр одей с твия уст5567

Составитель А.Воронин

Техред А.Кравчук Корректор Л. Пилипенко

P едак тор Н . Лаз ар енко

Заказ 3116/49

Тираж 589 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 132 ройства, в него введены второй дифференциальный усилитель, второй накопительный элемент на втором конденсаторе и генератор тока, вход которого соединен с первой обкладкой второго конденсатора, выход генератора тока соединен с выходом повторителя напряжения и первым выводом второго резистора, второй вывод которого соединен с первым выводом первого резистора, с инвертирующими входами дифференциальных усилителей и с другой обкладкой второго конденсатора, неинвертирующие входы дифференциальных усилителей соединены с шиной нулевого потенциала устройства, выходы дифферен. циальных усилителей соединены соответственно с информационными входами коммутатора, выход которого соединен с входом повторителя напряжения, второй вывод первого резистора является информационным входом устройства. .2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что коммутатор содержит два диода, два п — р — итранзистора, два р — n — р-транзистора и третий резистор, выводы которого.соединены соответственно с эмиттерами первого п — р — п-транзистора и первого р — п — р-транзистора, база первого n — р — n-транзистора соединена с управляющим входом коммутатора, база первого р — п -р-транзистора соединена с шиной нулевого потенциала устройства, коллектор первого n — р — n-транзистора является первым информационным входом коммутатора и соединен с эмиттером второго р — n — р-транзистора и катодом первого диода, анод которого соединен с выводом положительного напряжения и базой второго р — n — р-транзистора, коллектор первого р — n— р-транзистора является вторым информационным входом коммутатора и соединен с эмиттером второго n — р— — п-транзистора и анодом второго диода, катод которого соединен с выводом отрицательного напряжения и ба10 зой второго и — р — п-транзистора, коллектор второго р — n — - р-транзистора является выходом коммутатора и соединен с коллектором второго и— — р — n-транзистора.

15 3. Устройство по п.I, о т л и— ч а ю щ е е с я тем, что каждый дифференциальный усилитель содержит два транзистора одного типа проводимости, четвертый и пятый резисторы, первые, 20 выводы которых соединены с первым и вторым выводами напряжения питания устройства соответственно, базы транзисторов являются неинвертирующим и инвертирующим входами дифференциаль25 ного усилителя, второй вывод четвертого резистора является выходом дифференциального усилителя и соединен с коллектором первого транзистора, эмиттер которого соединен с вторым выводом пятого резистора и эмиттером второго транзистора, коллектор второго транзистора соединен с первым выводом напряжения питания устрой-. ства.

4. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что дифференциальные усилители выполнены по комплементарной структуре.

5. Устройство по п.l, о т л и—

4О ч а ю щ е е с я тем, что величина сопротивления второго резистора равна величине сопротивления токозадающего резистора генератора тока.