Формирователь импульсов

 

Изобретение может быть использовано в схемах цифровой автоматики. Цель изобретения - повьшение стабильности длительности формируемых импульсов и -расширение функциональных возможностей устройства. Формирователь содержит RS-триггер I, компаратор 2, регистры 3 и 5 и конденсатор 4. В устройство введен резистор 7, величина которого ограничивается только входным током компаратора 2, которьй обычно в несколько раз меньше обратного тока диода. Это позволяет формировать импульсы большей стабильности и длительности. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) А1 (511 4 Н 03 К 5/01 гФ(;р.-, »

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:" фиг. 7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Г(О делАм изОБРетений и ОтнРытий

Н АВТОРСН0МУ СВИДЕТЕЛЬСТВУ (21) 3973027/24-21 (22) 04.11.85 (46) 23.07.87, Ьюл. И» 27 (72) В.Н.Семенычев (53) 621.373(088.8) (56) Авторское свидетельство СССР

1(» 930616, кл. Н 03 К 5/01, 1977, Яковлев В.Н. Микроэлектронные генераторы импульсов. — Киев: Техника, 1982» с. 192, рис. 83. (54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ (57) Изобретение может быть использовано в схемах цифровой автоматики.

Цель изобретения — повышение стабильности длительности формируемых импульсов и расширение функциональных воэможностей устройства. Формирователь содержит RS-триггер I, компаратор 2» регистры 3 и 5 и конденсатор

4. В устройство введен резистор 7, величина которого ограничивается только входным током компаратора 2, который обычно в несколько раэ меньше обратного тока диода. Это позволяет формировать импульсы большей стабильности и длительности. 2 ил.

1325674

Изобретение относится к импульсной технике и может быть испольэовано в схемах цифровой автоматики.

Цель изобретения — повышение стабильности длительности формируемых импульсон и расширение функциональных возможностей эа счет обеспечения независимой регулировки длительности выходных импульсов, На фиг. 1 представлена электричес- 1О кая принципиальная схема устройства; на фиг. 2 - временные диаграммы ее работы.

Формирователь импульсов содержит

RS-триггер 1, компаратор 2 и время- 15 задающую цепь на резисторе 3 и конденсаторе 4, точка соединения первого вывода первого резистора 3 и первой обкладки конденсатора 4 соединена с инвертирующим входом компарато- 20 ра 2, вторая обкладка конденсатора

4 подключена к инверсному выходу триггера и первому ныводу второго резистора 5, выход компаратора 2 соединен с R- âõîäîì RS-триггера 1, вход 35 которого соединен с входной шиной 6, третий резистор 7, первый вынод которого подключен к неинвертирующему входу компаратора 2 и второму выводу второго резистора 5, второй вывод 30 третьего резистора 7 соединен с общей шиной, прямой выход RS-триггера

l подключен к второму выводу первого резистора 3, выход компаратора 2 и инверсный выход RS-триггера 1 подклю35 чены к выходным шинам 8 и 9.

Формирователь импульсов работает следующим образом.

В исходном состоянии íà S-вход триггера 1 (на шину 6) подается уровень логической "1" (фиг. 2,а, интернал -t,), При этом на прямом выходе триггера устананливается уровень логического "0", а на инверсном — уровень логической "1" (фиг.2,б !5 интервал -t,). Конденсатор 4 заряжен до потенциала уровня логической

I I I I

1 по цепи: плюс источника питания триггера 1, выходное сопротивление инверсного выхода его, резистор 3, выходное сопротивление прямого плеча триггера I минус источника питания триггера 1, при этом на иннертирующем входе компаратора 2 поддерживается уровень логического "0", а на неинвертирующем — положительный потенциал, определяемый резистивкым делите— лем на резисторах 5 и 6, на вход которого поступает уровень логической

"l" (фиг. 2,н, интервал -t ). Ha выходе компаратора 2 при этом поддерживается уровень логической "!" (фиг ° 2, г ° интервал t„-t, )

Входной импульс уронкя логического нуля, поступающий на входную шину

6, устанавливает на прямом выходе триггера l уровень логической !", а на инверсном выходе уровень логического "0" (фиг. 2,б, момент t, ).

Переключение элементов, образующих триггер 1, происходит скачкообразно, поскольку на выходе компаратора

2 н этот момент сохраняется уровень логической "1" (фиг. 2,г, момент t ), который не препятствует их переключению. Уровень сигнала ка выходе компаратора 2 в этот момент сохраняется высоким за счет того, что на его инвертирующем входе потенциал ниже потенциала на неиннертирующем входе, так как н момент переключения триггера 1 на инвертирующем входе потенциал за счет конденсатора 4 скачкообразно понижается ка величину уровня логической "1", а на неиннертирующем входе — до уровня близкого к потенциалу общей шины, вследствие того, что потенциал уровня логического "0" делится резистивным делителем на элементах 5 и 6 (фиг, 2„н, момент С,), при этом, поскольку понижение потенциалов ка входах компаратора

2 вызвано переключением одного и того же логического элемента триггера

1, то н этот момен- кривые потенциалов не пересекаются, вследствие чего на выходе компаратора 2 надежно поддерживается уровень логической "1".

После переключения триггера 1 конденсатор 4 начинает перезаряжаться по цепи: плюс источника питания триггера 1, выходное сопротивление прямого выхода триггера i (на прямом выходе триггера в этот интервал времени — уровень логической "l" J резистор 3, выходное сопротивление инверсного выхода триггера 1 (на инверсном ныходе триггера — уровень логического "0"), минус источника питания триггера 1. При этом ка выходе компа. ратора 2 сохраняется уровень логической "1" (фиг. 2,г, интервал t,-t<).

Этот процесс. продолжается до тех пор, пока потенциал на инвертирующем входе компаратора 2 не повьппается до уровня потенциала на кеиквертирующем входе (фиг. 2 н, момент t>).

Поскольку при этом потенциал на не13256 инвертирующем входе удерживается близким к потенциалу общей шины, а на инвертирующем стремится к потенциалу уровня логической "1", то с

5 этого момента начинает понижаться потенциал на выходе компаратора 2 (фиг. 2,г, момент t ), т.е. на выходной шине 8. Как только начнет попятьоя ном выходе триггера 1, замыкается положительная обратная связь с его выхода на инвертирующий вход компаратора 2. При этом логический элемент триггера 1 и компаратор 2 образуют триггерную структуру, которая скачкообразно переходит в положение, при котором на инверсном выходе триггера I устанавливается уровень логической 1, а на выходе компаратора

2 — уровень логического "0" (фиг,2,б, r, момент t>). На этом формирование на шине 9 первого выходного импульса заканчивается.

В момент формирования выходного импульса на выходной шине 9 скачок напряжения до уровня логическои "1" на инверсном выходе триггера !, через конденсатор 4 передается на инвертирующий вход компаратора 2

{фиг. 2,в, момент t ),на инвертирующем входе которого устанавливается положительный потенциал {фиг.2,в,момент t ) с выхода резистивного делителя при уровне логической "1" на его входе. По окончании опрокидывания З5 триггера 1 наступает процесс восстановления, при котором конденсатор 4 заряжается по цепи: плюс источника питания триггера 1, выходное сопротивление инверсного выхода триггера

1 (на инверсном выходе триггера— уровень логической "1"), резистор 3, выходное сопротивление прямого .выхода триггера 1, минус источника питания триггера 1. В процессе восстановления 45 потенциал на инвертирующем входе компаратора 2 понижается от уровня логической "1" до потенциала уровня логического "0" на прямом выходе триггера 1 (фиг. 2,в, интервал t --t ).

На неинвертирующем входе компаратора

2 в процессе восстановления поддерживается потенциал уровня логической "1", уменьшенный в число раз, определяемое резистивным делителем. 55 (фиг, 2,в, интервал -t4).Ïî мере заряда конденсатора 4 уменьшается

74

4 зарядный ток через резистор 3, вследствие чего понижается потенциал на инвертирующем входе компаратора 2.

В момент, когда потенциал на этом входе станет ниже потенциала на неинвертирующем входе (фиг. 2,в, момент

t ), на выходе компаратора 2 устанавливается уровень логической "1 (фиг. 2,г, момент t ).. Этим моментом заканчивается формирование импульса на выходной шине 8.

В предложенном устройстве величина резистора 3 ограничивается только входным током компаратора 2, который обычно в несколько раз меньше обратного тока диода, что позволяет формировать импульсы большей стабильности и длительности по сравнению с известным устройством, времязадающая цепь которого содержит диод.

В предложенном устройстве длительность импульса на выходе 9 регулируется независимо от длительности им" пульса на выходной шине 8 за счет выбора коэффициента деления делителя.

Формула изобретения

Формирователь импульсов, содержащий RS-триггер, компаратор и времязадающую цепь на резисторе и конденсаторе, точка соединения первого вывода первого резистора и первой обкладки конденсатора соединена с инвертирующим входом компаратора, вто" рая обкладка конденсатора подключена к инверсному выходу RS-триггера и первому выводу второго резистора,выход компаратора соединен с R входом

RS-триггера, S вход которого соединен с входной шиной, о т л и ч а ю щ и Йс я тем, что, с целью повышения стабильности длительности формируемых импульсов и расширения функциональных возможностей за счет обеспечения независимой регулировки длительности выходных импульсов, в него введен третий резистор, первый выход которого подключен к неинвертирующему входу компаратора и второму выводу второго резистора, второй вывод третьего резистора соединен с общей шиной, пря" мой выход RS-триггера подключен к второму выводу первого резистора,— выход компаратора и инверсный выход

RS-триггера подключены к выходным шинам.

1325674

Составитель B,×èæèêoâ

Редактор 1 .Гербер Техред А. Кравчук Корректор А.Зимокосбв

Заказ 3123/54 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4