Устройство для управления виртуальной памятью

 

Изобретение относится к вычислительной технике, может быть использовано в вычислительных машинах с виртуальной памятью ,и позволяет осуществить оптимальное распределение страниц оперативной памяти между активными задачами. С этой целью в состав устройства для управления вирту-. апьной памятью по авт. ев. К 955076 введен блок управления страничным обменом, который по результатам анализа числа страничных сбоев и числа успешных обращений к оперативной памяти позволяет с помощью аппаратных средств перераспределить страницы оперативной памяти между активными задачами. 21 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„13271

А2 (51)4 G 06 F 12/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 955076 (21) 4029267/24-24 (22) 25.02.86 (46) 30,07.87. Бюл. У 28 (72) Э.В.Борисов, С.В.Горелов,П.В.Токарев и О.В.Чикало (53) 681.325 (088.8) (56) Авторское свидетельство СССР

11r 955076, кл. G .06 F 12/08, 1980. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВИРТУАЛЬНОЙ ПАМЯТЬЮ (57) Изобретение относится к вычисли.тельной технике, может быть использо-. вано в вычислительных машинах с виртуальной памятью,и позволяет осуществить оптимальное распределение страниц оперативной памяти между активными задачами. С этой целью в состав устройства для управления вирту-. альной памятью по авт. св.

Р 955076 введен блок управления страничным обменом, который но результатам анализа числа страничных сбоев и числа успешных обращений к оперативной памяти позволяет с помощью аппаратных средств перераспределить страницы.оперативной памяти между активными задачами. 2l ип.

1327!

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах с виртуальной памятью, С>

Цель из обре тения — расширение функциональных возможностей путем обеспечения динамического оптимального перераспределения страниц ОП между активными задачами. 10

На фиг ° 1 приведена функциональная схема устройства для управления виртуальной памятью; на фиг. 2 — схе,ма блока входных регистров, на фнг, 3схема блока выходных регистров; на фиг. 4 - схема формирователей; на фиг, 5 — схема блоков сравнения; на фиг. 6 — схема компаратора, на фиг, 7схема блока местного управления; на фиг. 8 — схема блоков памяти страниц; 20 на фиг. 9 - схема элемента памяти; на фиг. 10 †-схема генератора расстановки; на фиг. Il - схема блока управления замещением; на фиг. 1? — схема узла приоритета; на фиг, 13 - схема 2б блока коррекции; на фиг. 14 — схема блока управления страничным обменом; на фиг. 15 — схема блока определения числа страничных сбоев; на фиг. !6 ,схема блоков расстановки; на Фиг. 17 30 схема первого блока сравнения; на фиг ° 18 — схема второго блока сравнения, на фиг. 19 — схема формирователя адреса обмена страниц; на фиг. 20— временная диаграмма тактовых импульЗБ сов; на фиг. 21 — пространство состояния активной задачи в оперативной памяти

Устройство для управления виртуальной памятью (фиг, 1) содержит блок I входных регистров, блок 2 выходных регистров, управляющий регистр 3, регистр 4 общего назначения, блоки 5 сравнения, блок 6 местного управления, блоки 7 памяти страниц, генератор 8 расстановки, блок 9 управления замещением, блок 10 коррекции, блок 11 управления страничнъгм обменом, вход 12 оператинной памяти„ вход 13 задания режима, вход 14 синхронизации, вход 15 задания кода операции устройства, входы 16-24 блока 6 местного управления, вход 25 управления прерыванием блока 6 местного управления, выходы 26 — 31 блока б местного управления, дополнительный выход 32 блока 6 местного управления, вход 33 устройства, информационный выход 34 блока i входных регистров, 3

2 выход 35 сигнала и ре рын ан ия, информационньгй выход 36 устройства, Блок 11 управления страничным обменом (фиг, 14) содержит блоки 37 определения числа страничных сбоев, первый 38 и второй 39 блоки расстановки, первый 40 и второй 41 блоки сравнения> первый — четвертый дешифраторы 42 — 45, первый 46 и второй 47 сумматоры, первую — четнертую группы 48 — 51 элементов памяти, перную— четвертую группы 52 — 55 блоков нычисления, блок 56 вычисления, группу 57 формирователей, элемент И-ИЛИ 58.

Блок 37 определения числа страничных сбоев (фиг. 15} содержит первый 59 и второй 60 элементы И, первый — третий счетчики 61 — 63, элемент ИЛИ 64.

Первый блок 40 сравнения (фиг. 17 ) содержит первый 65 и второй 66 регистры, блок 67 поразрядного сравнения, коммутатор 68, группу 69 триггеров, элемент 70 задержки, группу 71 элементов И, элемент И 72.

Первый 38 и второй 39 блоки расстановки имеют одинаковую конструкцию (фиг. 16) и содержат группу 73 регистров, группу 74 блоков поразрядного сравнения, группу 75 элементов И, группу 76 элементов ИЛИ, группу 77 регистров перезаписи, дешифратор 78, коммутатор 79, группу 80 регистров памяти.

Второй блок 41 сравнения (фиг. IS) содержит блок 81 памяти, группу 82 регистров памяти, группу блоков 83 сравнения, группу 84 И элементов, группу элементов 85 И, Формирователь 57 группы (фиг.19) соцержит первый 86 и второй 87 входные регистры, блок 88 поразрядного сравнения, первый 89 и второй 90 элементы И, выходные регистры 91 и 92, элемент ИЛИ 93.

Блок входных регистров (фиг. 2) содержит регистр 94 логического адреса, вычитатель 95, группу 96 элементов И, выходы 97-99 регистра 94 логического адреса> выходы 100-104 управляющего регистра 3.

Блок 7 памяти страниц (фиг. 8) содержит группы 105-1)5 элементов памяти> регистры 116 и 117, дешифратор 118, элементы И 119 — 134, элементы ИЛИ 135 — 138. з 13

Блок 5 сравнения (фиг. 5) содержит. компаратор I 39, регистр 40, элемен.ты И 141 и 142 °

Генератор 8 расстановки (фиг. 10) содержит группу 143 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, коммутатор 144 и дешифратор 145.

Блок 9 управления замещением (фиг. 11) содержит элементы ИЛИ !46, дешифратор 147, коммутаторы 148 и узел 149 приоритета.

Блок 10 коррекции (фиг. 13) содержит дешифратор 1 50, элементы И 151 — 154 и элементы ИЛИ 155.

Блок 2 выходных регистров (фиг. 3) содержит регистр 156 физического адреса, регистр 157 замещаемой страницы, регистр 158 флажков, коммутаторы 159.и 160, формирователи 161 и !62 и элемент ИЛИ 163.

Элемент памяти групп 105-1 15 бло. ка 7 памяти страниц (фиг. 9) содержит дешифратор 164 адреса, информационный регистр 165, группу 166 элементов И и коммутатор 167.

Компаратор 139 (фиг.6) содержит элемент ИЛИ-НЕ 168 и в каждом разряде элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 169, Узел 149 приоритета (фиг. 12) блока 9 управления замещением содержит элементы И 170 и элементы ИЛИ 171.

Формирователи 161 и 162 (фиг. 4) содержат элементы ИЛИ 172 (предполагается, что устройство содержит два блока памяти страниц).

Блок 6 местного управления (фиг.7) содержит второй — седьмой 173 - 178, тринадцатый — пятнадцатый 179 — 181, восьмой — двенадцатый 182 — 186 и первый 187 элементы И и шестой 188, пятый 189, первый — четвертый 190—

193 элементы ИПИ и триггеры 194 и!95.

Устройство для управления вир.туальной памятью работает следующим образом.

Режимы работы устройства определя. ются путем возбуждения устройством управления процессора соответствующего входа блока 6 местного управления.

Во время выполнения операции, связанной с обращением к ОП, устройство управления процессора возбуждает вход 17 блока 6, Если бит слова состояния программы, определяющий режим преобразования адресов, не установлен, то во время действия импульса СО открывается элемент И 181, сигнал с

271!3

4 выхода которого через элемент ИЛИ 189 производит запись в регистр 156 физического адреса, поступающего на вход регистра 156 через коммутатор 159 блока 2 выходных регистров.

Если процессор работает в режиме преобразования адреса, то устанавливается соответствующий бит слова состояния программы и указанная выше информация загружается в управляющий регистр 3, сюда же передается инфор" мация о количестве страниц, минимально необходимых для выполнения каждой активной задачи,а также информация о длине задачи в страницах, определяемой значением параметра REGION оператора EXEC. Во время выполнения операции, связанной с обращением к оперативной памяти, устройство управления возбуждает вход 17 блока 6 местного управления. Тогда во время действия импульса CO открывается эле" мент И 1 85, по сигналу с выхода 27.

25 которого логический адрес записывается в регистр 94 логического адреса блока l входных регистров. В блоке 1 адрес виртуальной страницы формируется так же, как в устройстве-прототи"

30 пе, Разряды адреса виртуальной с1раницы, кроме смещения, поступают на входы группы 143 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ генератора 8 расстановки, результат с выхода которой через ком-- мутатор 144 поступает на адресные входы групп 105-1!5 элементов памяти каждого из блоков 7 памяти стра" ниц, Информация; прочитанная с выб" раиной ячейки групп 105 - !07, 113 и 1!5 элементов памяти поступает в соответствующий блок 5 сравнения.

Одновременно информация с выбранной ячейки групп 105 - 107 элементов памяти каждого из блоков 7 поступает на соответствующие входы блока 40 сравнения входных адресов блока 11 управления страничным обменом. В блоке 40 по информации из группы 105—

107 элементов памяти определяется ко-. личество страниц оперативной памяти, 50 относящихся к каждой активной задаче. Условия удаления страниц из оперативной памяти, сформированные элементами И 121 - 125 блока 7, и соответствующая информация из групп 108, 110 — 113 элементов памяти записывается в регистры .116 и 1!7 соответственно сигналом с выхода 30 блока 6 местного управления, поступающим че"

5 l 327 l рез открытый элемент И 179 но время действия импульса Cl. В блоке 5 производится сравнение адресов виртуальных страниц. поступающих с блоков входных регистров и блоков 7 памяти страниц.

Если сравнение произошло, выбранная строка групп 105-1!5 элементов памяти загружена и данная страница не используется н операциях ввода- !0 вывода, то это указывает Hà "".o что требуемая виртуальная страница находится в оперативной памяти и доступна. Эта ситуация запоминается в регистрах 140 каждого из блоков 5 по сигналам, поступающим с выхода 29 открытого элемента И 179 во время действия импульса Cl и характеризует успешное обращение к странице оперативной памяти. Эта информация с 20 выхода коммутатора 76 блока 5 поступает на перный вход соответствующего блока 37 определения числа страничных сбоев. Сигналы с выходов элементов И 141 поступают в блок 2 на эле- 25 мент ИЛИ 163, с помощью которого определяется, находится ли требуемая страница в оперативной памяти и раз.решено ли к ней обращение. Эта ситуация запоминается в триггере 194 во 30 время действия импульса Cl по сигналу, поступающему на вход синхронизации триггера 194 через открытый элемент И 179, Если сравнение произошло, выбранная строка групп 105-115 элементов памяти загружена, но данная страница используется в операциях ввода-вывода, то это указывает на то,, что требуемая виртуальная страница находится в оперативной памяти, но недоступна для обрашений со стороны процессора. Эта ситуация запоминается н триггере 195 (единичное состояние) во время действия импульса Cl по счг- g5 калу, поступающему на вход синхронизации триггера 195 через открытый элемент И 179. Это условие формируется элементами И блоков 5 и элементом И 190 блока 6.

Если с помощью элемента ИПИ 163 установлено, что доступ к виртуальной странице возможен (единичное состояние триггера 194, то ее сформированный физический адрес записывается н регистр 156 физического адреса по сигналу с выхода 28 блока 6 местно-. го управления, поступающему на уп-. равляющий вход регистра 156 физичес 13 б кого адреса через элемент ИЛИ 184 и открытый элемент И 180 во время действия импульса C l Физический адрес страни ъ поступает на вход регистра 156 через коммутатор 159. Физический прес формируется как ".анокупность номера блока 5 сравнения, где произошло опознание виртуальных адресон, кода, поступающего с выхода коммутатора 144 генератора 8 расстановки, и смещения, поступающего с выхода 99 регистра 94 логического адреса. Двоичный код номера блока 5 . сравнения Ьормируе,est формирователем 161. После этого производится коррекция страничнои таблицы, заключающаяся и установлении битов обращения и битов изменения, если обращение в оперативную память производилось для записи информации. Дпя этого во время действия импульса С2 открывается элемент И 178, сигнал с выхода 30 которого поступает на элемент И 132 каждого из блоков 7 памяти страниц.

Содержимое регистров 140 блоков 5 сравнения поступает на нторые входы элементов И 132 соответствующих блоков 7 памяти страниц. Так как опознание виртуального адреса возможно только в одном из блоков 5 сравнения, то открываются элементы И 119, 120, 132 и 134 соответствующего блока 7 памяти страниц. Элементы И 119 и 120 определяют установку информации на входы групп 108 и 109 элементов памяти соответствующего блока 7 памяти страниц, а открытый элемент И 132 разрешает прохождение сигнала записи на управляющие входы групп 100 и 109 элементов памяти, Запись в группу 109 элементов памяти производится только при установке триггером кода. операции, определяющего запись информации н оперативную память, В этом случае

oTKpbIT элемент И 134е

После формирования условий для определения свободной или возможно замещаемой страницы они анализируются блоком 9 управления замещением, Сформированный адрес нозможко замещаемой страницы и способ ее замещения помещаются н регистр 157 замещаемой страницы и в регистр 158 флажков соотнетстненно по сигналам с выхода 28 элемента И 182 но время действия имгульса С2.

Если триггеры 194 и 195 находятся в нуленсм состоянии, то зто определяет, что требуемой виртуальной страницы

) 327) I нет в операти«ной памяти, что соответствует страничному сбон>. Эта информапия через элемент И 186 поступает на «торой «ход соответст«ующего (> блока 37 определения числа страничных сбоев. Если хотя Сы в двух блоках 37 число успешных обращений К к оперативной памяти или число страничных сбоев D достигают своих критичес- ) ких значений К или D, которые выкр бираются с учетом специфических характеристик потока задач, решаемых в данной вычислительной системе, или могут быть получены в результате ими- )5 тационного моделирования вычислительного процесса, то информация об этом с первых выходов соответствующих блоков 37 через элемент И-ИЛИ 58 поступает на дополнительный вход 25 блока 6 и открывает элемент И 187, сигнал с выхода 26 блока 6 вызывает прерывание, определяющее, что необходимо провести перераспределение страниц оперативной памяти между активными задачами ° После обработки этих прерываний операционная система передает в блок ll управления страничным обменом. через блок входных регистров для каждой задачи, участвующей в страничном обмене, минимально, допустимое число страниц оперативной памяти, необходимое для решения каждой задачи, и длину задачи в страницах оперативной памяти.В блоке llопределяются пары задач, находящиеся одновре35 менно в оперативной памяти, например задаче, имеющей наибольшее избыточное. число страниц, ставится в соответствие задача,требующая наибольшего числа

40 страниц оперативной памяти для успешного завершения. В блоке ll определяется количество страниц, которые будут участвовать в обмене, и формируются адреса обмена в группе бло45 ков 57, которые с выхода блока 11 поступают на вход дешифратора !50 блока 10 коррекции, в котором анализируются адреса задач, участвующих в обмене и условия обмена. В реэуль1

50 тате такого анализа по сигналу дешифратора 150 производится смена номера задачи в группе )06 элементов памяти блоков 7 путем передачи в группу 106 . блоков 7 памяти страниц "дающих" задач, номеров берущих" задач. При действии импульса С) открывается элемент И 173 блока 6, сигнал с выхода 30 которого и сигнал с выхода эле3 8 мел та И. )!! l 88 открывают элема нт И )? 6 того блока 7, который выбран дешифраторо» 45 т енератора 8. Сигнал с выхода открытого элемента И 126 поступает на управляющие входы группы 06 элементов памяти, разрешая запись нового номера активной задачи, участвующей в страничном обмене, с выхода дешифратора 150 блока 10 коррекции °

После завершения цикла страничных обменов между задачами, одновременно находящимися в оперативной памяти, устройство продолжает работать в режиме динамического преобразования адресов до тех пор, пока не будут снова достигнуты значения K ð или D „ð хотя бы для двух активных задач, При обращении к внешней памяти блок 10 коррекции анализирует условие, сформированное дешифратором 147, которое определяет, возможно ли осуществить замещение или ввод требуемой страницы. Если это возможно, то в соответствующей строке страничной таблицы устанавливается бит-указатель ожидания ввода-вывода. Для этого сигнал с выхода открытого элемента И 154 блока 10 коррекции поступает на элементы И 130 каждого из блоков 7 памяти страниц. В выбранном узлом 149 приоритета блоке 7 памяти страниц открывается элемент И 130 при наличии сигнала с выхода 30 элемента И 177 блока 6 местного управления, и во время действия импульса С2 осуществляется запись в группу 113 элементов памяти.

Информация на входе группы 113 элементов памяти каждого иэ блоков 7 памяти страниц устанавливается с выхода элемента ИЛИ 155 блока 10 коррекции.

Если при анализе условий блоком 10 коррекции установлено, что ввести требуемую страницу невозможно, то: бит-указатель ожидания ввода-вывода страничной таблицы не помечается.

Если.требуемойвиртуальной страницы нет в оперативной памяти, то во время действия импульса С2 открывается элемент И 183„ сигнал с выхода 26 которого.вызывает прерывание, определяющее, что требуемой виртуальной страницы нет в оперативной памяти, Если триггер 194 находится в нулевом состоянии, а триггер 195 - в единичном, то это означает, что требуе" мая виртуальная страница находится в оперативной памяти, но использует10

9 13271 3

20 ся системой ввода-вывода. Поэтому никакая строка страничной таблицы не помечается, так как сигнал с выхода триггера 195 закрывает элемент И 177, а в момент действия импульса С2 открывается элемент И 184, что вызывает прерывание, определяющее, что процессору разрешено обращаться к странице, которая используется системой ввода-вывода.

При выполнении операций ввода-вывода необходимо ус.тановить бит-указатель ожидания ввода"вывода в страничной таблице для реальных физичесКНх t It HHU oIIeDBTHBHoH .tMtt, t Которым производится обращение при вь:— полнении этих операций, IIîñëå окончания операции ввода-вывода бит-указатель ожидания ввода-вывода сбрасывается.

Для выполнения таких действий процессором в младшие разряды регистра 4 общего назначения устанавливается адрес реальной физической страницы, в соответствующий старший разряд — код, определяющий установку или сброс бита-указателя ожидания ввода-вывода, а устройство управления процессора возбуждает вход 18 блока 6 местного управления. Таким образом, младшая часть физического адреса страницы с выхода регистра 4 общего назначения через коммутатор 144 генератора 8 расстановки поступает на адресный вход групп !05-115 элементов памяти каждого из блоков 7 памяти страниц, Старшая часть физического адреса страницы дешифруется дешифратором 145 генератора 8 расстановки, что позволяет выбрать один из блоков 7 памяти страниц, т,е ° соответствующая часть страничной таблицы. Код установки или сброса бита-указателя ожидания ввода-вывода поступает на- вход группы 113 элементов памяти каждого из блоков 7 памяти страниц через элементы ИЛИ 155 151 В момент действия импульса Сl открывает я элемент И, сигнал с выхода 30 которого открывает элемент И 129 того блока 7 памяти страниц, который выбран дешиф ратором 145 генератора 8 расстановки, Сигнал с выхода открытого элемента И il29 через элемент KIP, 136 поступает на управляющий вход группы 113 элементов памяти, вызывая запись инФормации, поступающей на вход элементов I 5 птмяти, с як хола зле tt..ttт» ИЛИ 55 блока 10 коррекции.

При первоначальной загрузке физической cтраницы в оttE!Itативную память или очистке оперативной памяти необходимо установить или сбросить битуказатель запрещения удаления страниц и бит-указатель действительности строки страничной таблицы. Дчя выполнения таких действий процессор устанавливает в младших разрядах регистра 4 обще"o назначения адрес реальной физической страницы, в соответствующих старших разрядах — биты, определяющие действительность строки страничной таблицы, и код, определяющий запрещение удаления страниц из оперативной памяти, а устройство управления процессора возбуждает ьход 19 блока 6 местного управления.

Таким образом, младшая часть Физи ческого адреса страницы с выхода регистра 4 общего назначения через ком25 мутатор 144 генератора 8 расстановки поступает на адресные входы групп 105115 элементов памяти каждого из блоков 7 памяти страниц. Старшая часть физического адреса дешифрируется дешифратором 145 генератора 8 расстановки, что позволяет выбрать один из блоков 7 .памяти страниц, т.е. соответствующую часть страничной таблицы.

Коды установки битов-указателей за-. прещения удаления и действительности

35 строки страничной таблицы поступают на входы групп 114 и 115 элементов памяти каждого из блоков 7 памяти страниц через элементы И 152 и 153

40 блока 10 коррекции, В момент действия импульса Cl открывается элемент И 175 и через элемент ИЛИ 188 сигнал с выхода 28 элемента KIH 188 открывает элемент И 128 того блока 7 памяти страниц, который выбран дешифратором 145 генератора 8 расстановки.

Сигнал с выхода открытого элемента. И 128, поступающий на управляющие входы групп !14 и 115 элементов памяти, вызывает запись информации, по56 ступающей на входы -рупп 11 и 115

/ элементов памяти с выхода элементов И 152 и 153 блока 10 коррекции соответственно.

При первоначальной загрузке виртуальной страницы в оперативную память информация о6 этой странице записывается в соответствующую строку страничной таблицы. При этом устll 132711 ройстно управления процессора возбуждает вход 20 блока 6. Так как страница вводится в оперативную память только в том случае, если к ней было обращение, то физический адрес спера5 тивной памяти, куда будет загружаться виртуальная страница, находится в регистре 157 замещаемой страницы.

Процессор помещает адрес физической страницы из соответствующих разрядов регистра 157 замещаемой страницы в младшие разряды регистра 4 общего назначения, в соответствующих старших разрядах которого размещаются информация о запрещении удаления страницы иэ оперативной памяти и бит действительности строки страничной таблицы. Адрес виртуальной страницы размещается в регистре 94 логического адреса блока 1 входных регистров, куда записывается по сигналам с выхода 27 блока 6 местного управления через открытый элемент И 185.

Таким образом, младшая часть фи- 25 эического адреса с выходов регистра 4 общего назначения через коммутатор 144 генератора 8 расстановки поступает на адресный вход групп 105—

115 элементов памяти каждого из блоков 7 памяти страниц. Старшая часть физического адреса дешифрируется дешифратором 145 генератора 8 расстановки, что позволяет выбрать один из блоков 7 памяти страниц, т.е. соот35 ветствующую часть страничной таблицы.

В момент деиствия импульса Cl открывается элемент И 173 блока 6, сигнал с выхода 30. которого и сигнал с выхода элемента ИПИ 188 открывают эле- 40 менты И 126 — 128, 331 и 133 того блока 7 памяти страниц, который выб-. ран дешифратором 145 генератора 8 расстановки. Сигналы с выходов откры" тых элементов И !26 — 128, 131 и 133 поступают на управляющие входы групп

105 — 112, 114 и 115 элементов памяти, вызывая запись информации, поступаюшей на входы групп 105 — 112, 114 и 1 15 элементов. На входах групп 105 - 107 элементов памяти устанавливается номер виртуальной страницы с выхода блока 1 входных регистров. На входах групп 108 и 109 элементов памяти устанавливается логический нуль, так как элементы груп5S пы 119 и 120 закрыты. На входах группы 110 элементов памяти дешифратором 118 устанавливается значение ло(3) (4) 3 12 гической единицы, а на входах групп ill и !12 элементов памяти— значение логического нуля (загружаемая страница включается в множество наиболее часто используемых страниц), Информация на входах групп 114 и 115 элементов памяти определяется содержимым соответствующих старших разрядов регистра 4 общего назначения. Эта информация через элементы И 152 и !53 блока 30 коррекции поступает на входы групп 114 и 115 элементов памяти.

Математическое обоснование опти" мального страничного обмена в ОП меж" ду активными задачами таково.

Пространство состояния задачи (фиг. 2!), находящейся в оперативной памяти, может быть охарактеризовано следующими параметрами:

L; — число страниц, необходимое для решения i-й задачи, длина задачи в страницах (определяется параметром

REGION в операторе EXEC);

D- — число текущих сбоев, N число различных страниц i-й задачи, к которым произошло обращение за время накопления D сбоев;

Х; — число страниц ОП, выделенных для i-й задачи на момент D сбоев

L. — минимально требуемое число

1 страниц для решения i-й задачи;

К - число успешных обращений к страницам i-й задачи. .Алгоритм оптимального управления страничным обменом в ОП между актив" ными задачами.

При достижении в процессе решения

i-й задачи В,к сбоев или К„успешных обращений к ОП (Вк и К„ являются постоянными коэффицйентамй для всех активных задач) вычисляются для этой задачи коэффициенты: л л л Na; я Эт

Х i Ь ° (l )

1 1 а также

1 где Ы вЂ” общее число активных задач.

Затем общее количество активных задач в ОП разбивается на два подмножества: подмножество задач с избытком страниц ОП вЂ” "дающее" I и под1 множество задач с недостатком стра- . ниц ОП вЂ” "берущее" I6 путем проверки условий:

I6 ) i/"; ) Ae 3

I Ф m i i/3 4 „3.!3 !32

"Дающее подмножество по !. упоряI дочивается путем расстановки элеменл л тов 1 от Л до Л; месх „ р

Для элементов берущего подмножества I определяются коэффициенты и и элементы I упорядочиваются

1 щсп р от ". до 3 . Далее производят Мел Влн лерераспределение страниц ОП между активными задачами, учитывая тот факт, что задача с min и ; может отдать максимальное число страниц„ а задача с max J!è; может принять максимальное число страниц ОП:

K in(L,.-х,,х.-L I,isI<, х . (5)

При этом обмен между i-й и j-й задачами производится таким образом, чтобы.полностью удовлетворить i-ю задачу, если ь - х < х - ь

) 1 (6) либо полностью освободить j-ю задачу от избыточных страниц ОП, если ь ° -х "х -ь

1 J J (7)

Вместе с тем при . 3 удовлетвоl J рить задачи из множества T - эа счет задач из множества Т не представляется возможным. Это условие также может служить основанием для выбора величин К „и D „

Блок 11 управления страничным обменом (фиг, 2-) работает следующим образом.

При первоначальной загрузке виртуальной страницы оперативной памяти информация об этой странице записывается в соответствующую строку страничной таблицы в группы 105 — !!5 элементов памяти блока 7. Одновременно из групп 105 — 107 элементов информация: номер виртуальной машины и номер виртуальной памяти (группа элементов 105); номер задачи (группа элементов 106); номер сегмента и номер страницы (группа элементов 107)— поступает в блок 40 сравнения входных адресов страниц. В блоке 40 сравниваются адреса, записанные в группах 105 — 107 элементов, и определяется, сколько страниц оперативной памяти - Х относится к каждой задаче, поступившей на выполнение. Эта информация из блока 40 поступает в первыйи-й блоки памяти, причем в перwA блок каждой группы поступает информация о первой задаче, во второй о втовой и т.д. Количество блоков па7! !3

J4 мяти соответствует числу страниц oIIeративной памяти. На другой вход блоков памяти группы 48 через дешифратор 42 поступает из группы )09 эле5 ментов блока 7 число обращений к страницам данной задачи — N>, первый

1 выход каждого блока памяти группы 48 подключен на вход сумматора 46, в котором производится подсчет общего количества задач, одновременно находящихся в оперативной памяти, по числу блоков памяти группы 48, в которые поступила информация, Вторые и третьи выходы укаэанных блоков 48 памяти подключены на входы блоков вычисления 1,. группы 52, выходы которых подключены на входы блока 38 расстановки и на входы сумматора 47, в кол тором производится вычисление !

В блоке 38 расстановки производится определение максимального коэффициента 4 и последующих и ° до ll при этом на первый вход блока 38 раси становки .поступает Л „, а на последний — и;„, С выходов сумматоров 46 и 47 информация поступает на входы блока 56, в котором производится.вычисление среднего значения по формуле

Л и

Выход блока 56 подключен на первый вход блока 41 сравнения с 1, на остальные входы которого поступают

35 значения коэффициентов. от М до л плах с выходов блока 38 расстановФл с и ки„при этом й„, х поступает на второй вход блока 41, h „„, — на третин и т.д,, на последний вход бло.ка 41 поступает 3" «„с последнего выхода блока 38, В блоке 4! сравнения с h множество п разделяется на два подмножества: подмножество задач с избытком страниц оперативной

45 памяти (1, 1. -. Л,, подмножество зал и ср дач, испытывающих недостаток страниц, оперативной памяти (Х,h с Л " ). Номера задач иэ множества I поступают на первую группу входов дешифратора 44, на вторую группу входов которого поступают иэ блока 1 входных -рео гистров значения L, для всех активных задач, на третью группу входов:

56 дешифратора 44 поступают значения Х

1 из блоков 48 памяти группы, при этом на выход дешифратора 44 проходят знас и чения Х! и Ь;, соответствующие 61>, таким образом„ что на первую пару

15 13?711 входов дешифра тора 44 по ступают Х, ( и L, соответствующие А из мноt tACll 1 жества I,,на последнюю пару выхоо л дов — X „ и Ь, соответствующие ;„ ° .)

Первая пара выходов дешифратора 44 подключена на входы первого блока 50 памяти группы, в который записываются значения Х,. и L ., соответствующие задаче с .1", из I, а последняя 1g группа выходов дешифратора 44 — к последнему блоку памяти группы 50, в которой записываются значения Х„, L„, соответствующие A . из I>. Выmi tt ходы блоков 50 памяти группы подключены на входы блоков 54 вычисления группы, в которых для каждой задачи иэ множества Т производится вычисление выражении Х -Ь, j E Е, и этот

> результат с номером задачи, к которой он относится, передается с выхода соответствующего блока памяти . . группы 54 на первый вход соответствующего формирователя адреса страничного обмена группы 57. Номера задач р из множества Еб поступают на первую группу входов дешифратора 43, на втоpyto группу входов которого из блока l поступают значения Ь., на третью группу — сигналы с выходов бло- З0 ков 37 определения текущего числа сбоев страниц оперативной памяти.

Дешифратор 43 пропускает значения

d., Ь,. для каждой задачи из множества I на входы соответстнующих блоб 35 ков памяти группы 49, выходы которых подключены на входы соответствующих блоков группы 53, в которых производится вычисление Л по формуле

d — для каждой задачи из множест- 4о

L; ва I . Значения 1. с выходов соответ1 ствующих блоков группы 53 поступают на входы блока 39 расстановки, который функционирует так же> как . 45 блок 38 расстановки. На первом выходе блока 39 расстановки формируется номер задачи, для которой " „, на последнем — номер задачи1 у которой

Укаэанные номера поступают на 50 первую группу входов дешифратора 45, на вторую группу входов которого по ступают значения L. иэ блока I, на третью — значения Х. иэ блокон памя1 ти группы 48. На первую пару выходов дешифратора 45 поступают значения

Х,Ь, соответствующие задаче из множества I,,для которой 3" „„, на лоб следнюю пару дешифратор 45 пропуска3 16 ет значения X, L задачи из множеств ва Т, для которой 3",. Первая пара выходов дешифратора 45 подключена на вход первого блока памяти группы 51, в который поступают значения

Х;, L для задачи Х, е Е, у которой и т.д., последняя пара выходов подключена на входы последнего блока памяти группы 51, в который записываются значения Х„, L для эадачи I, у которой М",.„, Выходы блоков памяти группы 51 подключены на входы соответствующих блоков вычисления группы 55, в которых производятся вычисления величин К = L;-X; для каждой задачи из множества I результаты вычислений с выходов блоков группы 55 поступают на вторые входы формирователей адресов группы 57 страничного обмена, выходы которых подключены к первой группе входов дешифратора 150 блока 10 коррекции. При этом на входе каждого формирователя адреса группы 57 формируется адрес страничного обмена, включающий н себя номер задачи, отдающей страницы К, номер задачи, берущей страницы N3, и число страниц, участвующих в обмене, К или К . Сформиронанные адреса поступают на первую группу входов дешифратора 150 блока 10, на вторую группу входов которого из блока 116 поступают адреса страниц, наи менее используемых и принадлежащих задачам, между которыми производится страничный обмен, Страничный обмен между активными задачами фактически заключается в замене в группе элементов 106 памяти блока 7 номера задачи, отдающей страницы, на номер задачи, берущей страницы, при этом количество страниц в которых

l будет проведена смена номеров задач, определяется в соответствующем формирователе 57 адреса группы иэ выражения

К=ппп(Е.. -Х.,Х.-L-j,ie I<, jå Е

Задача иэ множества Ig у которой и берет максимальное число страниц, задача из множества I, у которой 1 .„, отдает максимальное число страниц..Для таких пар задач величиы13 их характеризующие — Х,1 Е" о 1

Е 6) 1 K L (jeI t1) поступают че рез соотнетствуюшие блоки вычисления группы 54, в которых определяются sначения К = Х; - L, на входы одногс

% .1 1 °

13271 формирователя группы 57, и именно между такими задачами производится страничный обмен таким образом, что

11 II либо дающая задача полностью осво5 бождается от избыточных страниц„ли-бо берущая" задача полностью удовлетворяется недостающими страницами.

Блок 11 управления страничным обменом начинает функционировать, если хотя бы для двух задач достигну гы значения Э или Кщр, которые формируются по информации, поступающей на входы блоков 37 определения числа страничных сбоев с выхода компаратора 139 блока 5 и выхода триггера 194 блока 6. Сигналы о достижении К „р илн

D " вторых выходов блока 37 посту-пают на входы элемента И-ИЛИ 58, с выхода которого поступает сигнал на дополнительный вход 25 блока б, по которому формируется прерывание, поступающее на выход 26 блока 6 и обрабатывающееся в операционной системе, За время обработки этого прерыва- 25 ния по сигналам от операционной системы блок 11 производится перераспределение страниц оперативной памяти между активными задачами.

Блок 37 определения числа странич- ЗО ных сбоев (фиг. 15) включает элемент И 59, элемент И 60 с первым инверсным входом, на входы которых поступают сигналы с выходов компаратора !39 блока 5 и триггера 194 блока 6.Если страница,к которой происхо35 дит обращение, находится в оперативной памяти, то оба сигнала присутствуют на входе элемента И 59, что свидетельствует об успешном обращении к оперативной памяти, Импульс с выхода элемента И 59 поступает на вход счетчика 61 успешных обращений Ко„ не другой вход которого предварительно подается код числа К„, который пер45 воначально устанавливается в счетчике 61. Если с выхода триггера 194 сигнал не поступил, зто свидетельствует об отсутствии требуемой страницы в оперативной памяти и наступае " страничный сбой — обращение к внеш50 ней памяти. В этом случае сигнал не поступает на первый инверснъй вход элемента И 60, а на второй вход поступает сигнал с выхода компаратсра 139 блока 5. Импульс с выхода эле- 55 мента И 60, свидетельствующий о страничном сбое, поступает на вход сче."чика 62, в котором предварительно ус-.

13 18 тановлен код числа D „и одновременно на вход сче чика 63, в котором подсчитывается текущее число страничных сбоев Т3, При переполнении (доститенги D или К,1 одного из счетКр чиков 61 или 62 имлульс переполнения с выхода элемента ИЛИ 64 поступает на дополнительный вход 25 блока 6 н одновременно по этому импульсу происхо-, дит считывание величины D, счетчика 63 на вторую группу зходоз дешифратора 43, а также обнуление счетчиков 61 и 62.

Блок 40 сравнения входных адресов (фиг. 17} работает следующим образом °

В регистр 65 памяти поступает инФормация от первой страницы с элементов памяти групп 105 — 107 блока 7 и запоминается в нем, Информация от последующих страниц поступает через элемент 71 И, инверсный вход которого подключен к нулевому выходу первого триггера группы 69. Все другие адреса страниц поступают через соответствующие элементы И группы 71 в блок 67 поразрядного сравнения, в котором происходит сравнение содержимого элементов памяти групп !05 — 107 каждой последующей страницы с информацией, хранящейся в регистре 65, Выход блока 67 поразрядного сравнения подключен на вход регистра 66 памяти числа страниц, относящихся к i-й задаче, в данном случае к той,„ номер которой в этот момент хранится з регистре 65, После сравнения последней страницы с кодом з регистре 65 по сигналу, поступившему на первый вход последнего элемента И группы 71,через линию 70 задержки производится считывание числ" страниц оперативной памяти, относящихся к данной задаче, которое ггоступает на вход коммутатора 68, а последний пересылает число страниц первой задачи, полученное з результате сравнения первого страничного адреса со всеми адресами, на вход первого блока памяти группы 48. Результат каждого сравнения з случае совпадения адресов дает импульс на выходе блока 67, который суммируется в блоке 66, а также служит для установки состзетствующего триггера. группы 69 из единичного состояния з нулевое и таким образом запирает соответствующий элемент И группы 71, что позволяет исключить подвергшийся сравнению адрес страницы из обще19

13271 го числа страниц, поступающих для сравнения с другими адресами на вход блока 40 сравнения. Процедура выполняется до тех пор, пока не будет про5 ведено сравнение всех адресов °

Блоки 38 и 39 расстановки (фиг.16) работают следующим образом.

Вычисленные значения A в блоках

1 групп 52 или 53 поступают но входные регистры группы 73 со своими номерами задач. В перной части каждого регистра хранится значение М,, а но второй — номер соответствующей задачи, Значение,, записанное в первом

1 входном регистре группы 73, поступает на первый вход первого блока поразрядного сравнения группы 74, на второй вход которого поступает 1 с выхода второго регистра группы 71; если первое значение больше второго, то импульс появляется на первом выходе блока сравнения группы 74, в противном случае — на втором. Первый выход первого блока сравнения груп- 25 пы 74 подключен к первому входу первого элемента И группы 75, а второй— на вход второго элемента И группы 75, на второй и третий входы первого элемента И группы 75 подключены второй и третий выходы первого регистра . группы 73, с которых поступают, хранящиеся в нем значения . и номера

1 задачи, Аналогичная информация поступает на входы второго элемента И

35 группы 75 с выходов второго регистра группы 73. После сравнения большая величина А, со своим номером через соответствующий элемент И группы 75 и элемент ИЛИ группы 76 поступает в первый регистр группы 77, содержимое которого таким же образом сравнивается со значением ., хранящимся, в третьем входном регистре группы 71, Такое сравнение производится до тех пор, пока не будет найдет максимальный элемент 3 „, который с выхода последнего регистра группы 77 через соответствующие элементы групп 75 и 76 поступает на вход коммутатора 79, 50 который пересылает первый 1 в первый выходной регистр памяти группы 80.

Номер найденного максимального элемента поступает н дешифратор 78 адреса, сигнал с выхода которого обнуляет соответствующий входной регистр

55 группы 73, в который первоначально поступил h „„ . Палее процедура поиска „ прнторяется для оставшихся

13 20 элементов 1, до тех пор, пока нсе они не будут записаны по убыванию н выходных регистрах группы 80.

Блок 41 сравнения с ",р (фиг ° 18) работает следуюшим образом.

В первый входной регистр 81 поступает значение 1 с выхода блока 56 вычисления, но входные регистры группы 82 поступают значения от до,1" . соответственно с выхоеак ъ л дов блока 38 расстановки, с выхода л регистра 81 поступает на первый вход всех блоков поразрядного сравнения группы 83, на вторые входы которых поступают значения от 3 „ до с выходов регистров группы 82, первые выходы блоков поразрядного сравнения группы 83 подключены на входы соответствующих элементов И группы 84, на вторые входы которых подключены вторые выходы соответствующих регистров группы 82, с которых поступают номера задач, соответствующие ° Второй выход блока срав1 нения группы 83 подключен на вход соответствующего элемента И группы 85, на второй вход которого также подается номер задачи, которой соответствует Я".; P сравнивается в 6JIo

1 л ке сравнения группы 83 с Ь р, Все номера задач, для которых Л" 1Л,р, по1 ступают с выходов соответствующих элементов группы 85 на первую группу входов дешифратора 43, а все номера задач, для которых " (il" черед соответствующие элементы Й группы 84 поступают на первую группу входов дешифратора 44. Таким образом, в блоке 41 сравнения происходит разбиение всего множества активных задач на множества "дающих" I и "берущих"

I задач.

Формирователи адреса обмена страниц группы 57 (фиг. 19) работают следующим образом.

В первый входной регистр 86 поступают число страниц К, отдаваемое -й задачей и вычисленное в соответствующем блоке группы 54 по формуле о

К Х.- L., j е I>, и- номер задачи берущей страницы. Во второй входной регистр 87 поступает число страниц

К, принимаемое j-й задачей и вычисленное в соответствующем блоке вычис- ления группы 55 по формуле К

6 — Х;, j e I <, и номер отдающей задачи.

С выходов регистров 86 и 87 значения

К и К поступают на первый и второй

21 ) 327) входы блока 88 поразрядного сравнения, Если К К, та на первом выходе блока 88 появляется сигнал, если

К 1 К, то сигнал появляется на втаГ, рам выходе блока 88 сравнения, первый - выход которого подключен на вход элемента И 89, на другие входы которого ,подаются номер задачи, отдающей страницы, N „ номер задачи, берущей стра- 10 ницы, Н и значение К, Второй выход блока 88 сравнения подключен на первый вход элемента И 90, на другие входы которого подаются с выходов регистров 86 и 87 N> N и К . Выходы элементов И 89 и 90 подключены соответственно на входы регистров 9) и 92 памяти, выходы которых подключены на соответствующие входы элемента ИЛИ 93, выход которого подключен к одному из входов первой группы входов дешифратара 150 блока 10. °

Если Kg больше К, то обмен осуществляется таким образом, чтобы задача, берущая страницы, была полностью удовлетворена. В этом случае на первом выходе блока. 88 сравнения появляется импульс, па которому в регистр 9) через элемент И 89 записывается адрес обмена в виде Изд_#_ К . Если явля ется на втором выходе блока 88 сравнения, и в регистр 92 через элемент И 90 записывается адрес страничного обмена в виде N>< Х К, реали35 зующий вариант, когда задача, отдающая страницы, полностью от них освобождается.

Блок 1 входных регистров (фиг, 2) предназначен для формирования полного виртуального адреса, работает так же, как и аналогичный блок в устройстве-прототипе, в него дополнительно введены выходы 103 и 104 управляющего регистра 3 для передачи из опе-.

45 рационной системы значений L, (длина t

i-й задачи в страницах оперативной памяти), и L (минимальное числа страниц для выполнения i-й задачи) .

Блоки 7 памяти страниц (фиг. 8) предназначены для хранения страничной

50 таблицы и обеспечивают воэможность ее модификации, каждый из блоков, содержит часть этой таблицы. Все блоки памяти содержат полную страничную таблицу, число строк которой равно

55 числу страниц, которое можно располо-жить в оперативной памяти. Строка страничной таблицы описывает единст13 венную страницу оперативной памяти, Блоки 7 работают так же, как и соответствующие блоки в устройстве-про-. тотипе, В строку страничной таблицы дополнительно введена группа )06 элементов памяти, в которых хранятся номера задач, определяющие ппинадлежна ть.данной страницы оперативной памяти к конкретной активной задаче.

Злемент )06 (фиг. 9) содержит дешифратор 1бч, информационный регистр 165, группу 166 элементов памяти, коммутатор 167 и работает так же, как и группы элементов памяти строки страничной таблицы в устройстве-прототипе. В блок 7 введен дополнительный вход, являющийся информационным входом элемента памяти группы I 06 р падключ е нный K Одному из вы ходов первой группы выходав.дешифратора 150 блока 10 коррекций, для перезаписи номеров активных задач. Кроме того, введены дополнительные выходы с элементов памяти групп 105—

107, подключенные на третий вход блока 11 управления страничным обменом, которые служат для передачи адреса виртуальной машины и виртуальной памяти с элемента 105, адреса номера активной задачи, к которой относится страница оперативной памяти, с элементов группы )06, адреса номера сегмента и номера страницы элементов группы 107, вся перечисленная информация поступает на вход блока 40 сравнения входных адресов, Блок 5 сравнения (фиг. 5) предназначен для сравнения виртуальных адресов страниц, поступающих с выходов блока 1 входных регистров, с номерами виртуальных страниц, хранящихся в соответствующих блоках 7 памяти страниц, и работает так же, как и соответствующий блок в устройстве-прототипе,в немдагалнительна выход компа1 ратара 139 подключен на первый вход блока 11, :Блок 10 коррекции (фиг, 13) предназначен дпя занесения информации в элементы памяти группы 106, 113 — 115 каждого блока. 7 и работает так же, как и соответс-вующий блок в устройстве-прототипе, в нега дополнительно введен дешифратор 150 адреса, первая группа входов каторога подключена к второму выходу блока 11, а на вторую группу вт:адов поступает информация об услав гях удаления страниц и частоте

23 327! их использования из регистра !16, Выходы дешифратора 150 подключены к соответствующим входам элементов группы 106 номеров задач °

Блок 6 местного управления (Фиr.7) предназначен для выработки угравляю-. щих сигналов и работает так же, как и соответствующий блок в устройствепрототипе, в него дополнительно введены элемент И 187, первый прямой вход которого является дополнительным входом 25 блока 6, второй вход которого является входом 17 блока 6, третий вход которого является входом 22 блока 6, а также элемент И 186 к первому входу которого подключен выход триггера 195, а к второму — выход триггера 194, выход элемента И 186 является дополнительным выходом 32 блока 6.

Генератор 8 расстановки (фиг.10), блок 9 управления замещением (фиг.11), блок 2 выходных регистров (фиг.3), формирователи 161 н 162 (фиг,4) выполнены так же, как и сооТ ветствующие блоки в устройстве-прототипе, и выполняют те же функции.

Таким образом, при вводе страницы в оперативную память устройство для управления виртуальной памятью реализует следующий алгоритм: при установленном бите ожидания ввода-вывода устанавливается адрес требуемой страницы, вводится требуемая виртуальная страница, а затем сбрасывает35 ся бит ожидания ввода-вывода °

При замещении страницы оперативной памяти предлагаемое устройство реализует следующий алгоритм: при ус40 тановленном бите ожидания ввода-вывода удаляется виртуальная страница иэ требуемой физической страницы оперативной памяти, устанавливается адрес вводимой виртуальной страницы а эа Ф 45 тем сбрасывается бит ввода-вывода, Через определенные промежутки времени под управлением операционной системы выполняется корректировка битов частоты использования страниц.

Во время одного цикла выполнения процедуры одновременно корректируются биты частоты использования страниц в соответствующих строках каждой части страничной таблицы в каждом блоке 7 памяти страниц.

При достижении критического числа сбоев или успешных обращений к оперативной памяти блок ll управления

f 3

24 страничным обменом через блок 6 местного управления формирует прерывание, которое обрабатывается в операционной системе, при этом в блоке 11 формируются адреса задач, участвуюших в обмене страниц. Сформированные адреса обмена с выходов соответствующих формирователей адреса группы 57 постулают на первую группу входов дешифратора 150 блока 10, на другую группу входов которого поступает информация об условиях удаления страниц и частоте их использования из регистра 116, С выхода дешифратора 150 сигналы поступают на входы элементов памяти группы 106 блока 7, меняют в них номера задач, к которым принадлежат соответствующие страницы, одновременно обнуляются счетчик 61 страничных сбоев и счетчик 62 успешных обращений к оперативной памяти. После окончания одного цикла оптимального перераспределения страниц оперативной памяти между активными задачами устройство продолжает работать в режиме динамической трансляции и преобразования адреса до тех пор, пока снова не будут достигнуты критические значения числа страничных сбоев или успешных обращений к оперативной памяти.

Таким образом, предлагаемое устройство для управления виртуальной памятью реализует процесс преобразования адресов с помощью аппаратных средств, а также постоянный учет числа успешных обращений и числа страничных сбоев при обращении к страницам оперативной памяти, принадлежа-, щим каждой активной задаче, и по этой информации оптимально перераспределяет страницы оперативной памяти между активными задачами, что поз.

"î"ëÿåò в целом сократить число страничных обменов с внешней памятью и значительно повысить производительность вычислительной системы, Формула изобретения

Устройство для управления виртуальной памятью по авт. св, У 955076, о т л и ч а ю щ е е с я тем, что, с целью расширения Функциональных возможностей за счет оптимального перераспределения страниц оперативной памяти между активными задачами, в него введен блок управления страничным обменом, причем информационный выход.25

1327I блока входных рет истров подключен к входу задания числа страниц для pemeния активной задачи блока управления страничным обменом, информационный () выход которого подключен к входу ана- лиза адресов страничного обмена блока коррекции, выходы признаков равенства блоков сравнения подключены к входу анализа сбоев блока управления страничным обменом, пятый управ13 26 ляюпгий выход блока местного управления подключен к входу опроса наличия сбоев блока управления страничным обменом, выход признака наличия сбоев которого подключен к входу управления прерыванием блока местного управления, вторые информационные выходы блоков памяти страниц подключены к входу виртуальных номеров блока управления страничным обменом.!

327! !3

0mN дтпл

1327113

pvc.Ю

Per 80

Л7

От 1

К5

И1

1327113

От!

Огпу

К7

Рие. 1О

УтЮ кЯ (РИФ 0

1327113

От 11 дт

АХ

1И !

put. 14

1327113

1327113

С2 фие. гд

Составитель А.Мишин

Редактор Л,Веселовская Техред И.Попович Корректор Л. Пилипенко

Тирах 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва. Ж-35, Раушская наб., д. 4/5

Заказ 3391/46

Производственно-полиграфическое предприятие, v. Ужгород, ул. Проектная, 4