Устройство сопряжения двух эвм

 

Изобретение относится к вычислительной технике, в частности, к устройствам сопряжения при объединении в вычислительную систему дв.ух ЭВМ. Целью изобретения является ускорение обмена информацией между двумя ЭВМ. Каждьй адаптер двухмашинного комплекса для обработки встречных потоков информации содержит блок 11 обмена, арифметико-логический блок 12, блок 5 коммутации, блок 6 формирования микрокоманд, регистр 7 приемопередачи, триггер 8 готовности приема, триггер 9 информации, элемент И 10. 2 з.п.ф-лы, 3 ил. Од ОО Ji СП 00 и 0ut.f

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„80„„1334153

А1

gg 4 G 06 F 13/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ. СССР

OO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3932502/24-24 (22) 22.07.85 (46) 30.08.87. Бюл. 11 32 (72) Н, В, Кириченко, А. В. Сычев, В. E. Левков, А. П. Никитин и В. П. Шапкин (53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 724920, кл. G 06 F 13/14, 1978.

Авторское свидетельство СССР

9 524176, кл, G 06 F 13/IO 1976. (54) УСТРОЙСТВО СОПРЯ111ЕНИ ДВУХ ЭВМ (57) Изобретение относится к вычислительной технике, в частности, к устройствам сопряжения при объединении в вычислительную систему двух ЭВМ, Целью изобретения является ускорение обмена информацией между двумя ЭВМ.

Каждый адаптер двухмашинного комплекса для обработки встречных потоков информации содержит блок 11 обмена, арифметико-логический блок 12, блок

5 коммутации, блок 6 формирования микрокоманд, регистр 7 приемопередачи, триггер 8 го говности приема, триггер 9 информации, злемент И IO.

2 з.п.ф-лы, 3 ил.

1334153

10

25

Изобретение относится к вычи лительной технике, в частности к устройствам сопряжения, и может. быть использовано при объединении в вычислительную систему двух ЭВМ, работа ащих в реальном масштабе времени, через интерфейсы ввода-вывода.

Цель изобретения — увеличение быстродействия обмена информацией между

ЭВМ.

Быстродействие обмена повьш ается за счет совмещения режимов приема и передачи и обеспечения параллельной обработки встречных потоков информации.

На фиг. 1 изображена блок-схема одного адаптера, подключенного к магистральным шинам своей ЭВМ и аналогичному адаптеру другой ЭВМ; на фиг. 2 и 3 — функциональные схемы блока обмена и блока формирования микрокоманд.

На фиг. 1 обозначены процессор 1, оперативное запоминающее устройство

2 (ОЗУ), магистраль 3 данных, магистраль 4 адреса.

Каждый адаптер устройства содержит блок 5 коммутации, блок 6 формировачия микрокоманд, регистр 7 приемоп ;редачи, триггер 8 готовности приема, триггер 9 информации, элемент И 10, блок 11 обмена, арифметико-логический блок 12, тактовый вход 13, выход 14 признака готовности обмена, выход 15 синхронизации, информационный выход

16. вход 17 — прием готовности, информационный вход 18, вход 19 синхронизации. На фиг. 1 обозначены выходы

20-26 блока 3, входы 27-29 блока 3, входы 30-34 блока 6„ выходы 35-38 блока 6, двунаправленный вход-выход

39 блока 11, выход 40 блока 11.

Блок 11 обмена содержит (фиг. 2) узел 41 нриемопередачи, счетчик 42, шифратор 43 микрокоманд группу 44 регистров, триггеры 45 и 46, мульти""плексор 47, дешифратор 48 микрокоманд и дешифратор 49 ацреса.

Блок 6 формирования микрокоманд содержит (фиг. 3) второй счетчик 50, первый счетчик 51, второй дешифратор

52, первый элемент ИЛИ 53„ первый дешифратор 54, пятый элемент ИЛИ 55, элементы И 56, 57, 58, триггер 59, элемент И-НЕ 60, второй элемент ИЛИ

61, элементы И 62 и 63„ третий элемент ИЛИ 64, триггер 65, четвертый элемент ИЛИ 66, элементы И 67 и 68.

Устройство работает следующим образом.

Процессор 1, инициатор обмена, производит программную настройку своего адаптера обмена, Процесс настройки предусматривает выдачу в адаптер обмена информации о начальных адресах ячеек ОЗУ, куда необходимо записывать и откуда необходимо считывать информацию, а также информацию о числе слов в сеансе обмена и режимах обмена и заключается в том, что процессор 1 выдает в блок 11 обмена сигнал

Запрос обмена, который через узел

41 поступает в дешифратор 48 микрокоманд признаков ° Если адаптер готов принять информацию, то с выхода дешифратора 48 выдается через узел 41 в процессор 1.сигнал "Разрешение обмена". С выхода узла 41 информация через мультиплексор 47 выдается на выход 20 блока 11. При настройке обмена дешифратор 48 выдает через выход 21 блока 1,1 блок 5 управляющие сигналы, обеспечивающие коммутацию информации.

Дешифратор 49 адреса вырабатывает сигнал, осуществляющий совместно с сигналом Разрешение обмена запись в счетчик 42 уставки, определяющей начальный микрокод процедуры выработки управляющих сйгналов в дешифраторе

48. Микрокоманда с первого выхода дешифратора 48 стробирует занесение информации управляющего слова с магистрали в триггеры 45 и 46, которые фиксируют режимы выдачи и приема информации, Микрокоманда с второго выхода дешифратора 48 поступает на второй разрешающий вход шифратора 43 микрокоманд, после чего шифратор 43 формирует на своих выходах начальный адрес, по которому осуществляется запись из группы регистров 44 блока 11 настраивающего блок 12 на режим загрузки управляющими и информационными словами, содержащими информацию о начальных адресах ОЗУ и длине массивов в предстоящем сеансе обмена. Микрокоманда с шестого выхода дешифратора 48 поступает на шину параллельной загрузки регистра 7 и стробирует занесение информации управляющего слова с информационной магистрали в регистр

7 приемопередачи.

Далее дешифратор 48 снимает сигнал

"Разрешение обмена", выдает в блок 6 формирования микрокоманд сигнал конца настройки, Работа канала произво1334153 дится без участия центрального процессора. В блоке 6 сигнал конца наст— ройки (он же признак начала выдачи) подается на первый вход элемента ИЛИ

53, а с его выхода — на вход установ.ки триггера 65 в единичное состояние и одновременно устанавливает триггер

59 (признака адаптера — инициатора обмена) в единичное состояние ° При этом разрешается поступление через элемент И 57 тактовых импульсов с входа 13 на вход счетчика 51, Из выходной информации счетчика 51 в дешифраторе 52 вырабатываются синхронизирующие импульсы, поступающие через элементы И 67 и ИЛИ 64 во внешний адаптер и на второй вход элемента

И 10. Выход элемента И 10 связан с информационным выходом 16 устройства, 2р через который во внешний .адаптер выдается простробированная синхроимпуль сами информация из регистра 7 приемопередачи. С задержкой относительно импульсов синхронизации на другом вы- 25 ходе шифратора 52 формируются импульсы сдвига, которые через выход 38 осуществляют сдвиг информации в регистре 7.

В конце выдачи каждого бита ин- З0 формации на выходе дешифратора 52 формируется сигнал "Конец бита, который через элементы И 62 и ИЛИ 55 поступает на вход счетчика 50. Последний обеспечивает подсчет числа выданных

35 битов и формирование признака конца слова.

Прием управляющего слова смежным . адаптером осуществляется следующим образом. По сигналу начальной установки (по сбросу) триггер 46 в блоке

11 установлен в единичное состояние, что разрешает прием информации, а триггеры 59 и 65 в блоке 6 формирования микрокоманд установлены в нуле45 вое состояние, при котором разрешает,ся прохождение импульсов с входа 32 через элементы И 58 и ИЛИ 55 на вход счетчика 50, а через элемент ИЛИ 61 на вход сдвига регистра 7 приемопере- 50 дачи.

Дешифратор 54 счетчика 50 по окончании приема всех разрядов слова фор- мирует на своем выходе сигнал признака конца слова, который поступает в

55 блок ll на вход счетчика 42 и на вход шифратора 43 микрокоманд. В результате в:счетчик 42 заносится установка процедуры приема, на выходе дешифратора 48 формируется сигнал управления мультиплексором 47, по которому информация поступает с выхода 20 блока

11 на вход блока 12, Шифратор 43 определяет начальный адрес микрокоманды записи в один из регистров арифметико-логического блока 12 содержимого регистра 7. После этого дешифратор

48 вырабатывает сигнал готовности на выходе 14, который поступает в адаптер — инициатор обмена.

В адаптере — инициаторе обмена дешифратор 54 счетчика 50 по окончании выдачй всех разрядов слова формирует сигнал признака конца слова, который переводит в исходное состояние триггер 65 и поступает на вход шифратора

43. В счетчик 50 заносится установка, определяющая новую процедуру. По сигналу с второго выхода дешифратора 48 и по признаку конца слова в шифраторе

43 формируется начальный адрес подпрограммы. На выходе 21 дешифраторам

48 формируется код, обеспечивающий подключение блоком 5 магистрали блока

12 к: регистру 7. Затем на выходе дешифратора 48 формируется сигнал, который поступает на вход элемента И 56 блока 6 и разрешает прохождение сигI нала готовности с выхода триггера 8 ° через, элемент ИЛИ 53 на вход установки триггера 65. Процессоры выдачи и приема слова аналогичны. Отличие заключается лишь в том, что во второй раз в приемном канале по сигналу признака конца слова на выходе группы регистров 44 программы формируется сигнал Прерывание", поступающий через узел 41 в процессор 1.

После окончания выдачи всех управляющих слов во внешний адаптер об-. мена по сигналу признака конца слова с выхода счетчика 50 на выходе дешифратора 48 формируется сигнал "Запрос прямого доступа", который через узел

41 блока ll поступает в процессор 1.

По сигналу "Разрешение прямого доступа", поступающему иэ процессора 1 через узел 41 на.входы счетчика 42 и дешифратора 48, разворачивается временная диаграмма непосредственного доступа к запоминающему устройству в режиме чтения информации из ОЗУ 2.

По- сигналам с выхода дешифратора 48 в блоке 5 производится подключение магистрали блока 12 к магистрали ( адреса, информационной магистрали блока 11 к информационной магистрали

1334153

Формула из обретения 5О регистра 7, а шифратор 43 обеспечивает выборку из группы регистров 44 программы блока 12, Информация из ОЗУ

2 через магистраль 3 данных, узел 39, блок 5 поступает на вход регистра 7

5 приемопередачи. Занесение информации в регистр производится по сигналу, поступающему с выхода 38 блока 6 на регистр 7.

Аналогично подготавливается информация в регистре приемопередачи смежного адаптера обмена.

Синхронизирующие импульсы с выхода блока 6 стробируют на элементе И 10 выходную информацию и одновременно поступают но шине 15 в смежный адаптер, где аналогично стробируют выходную информацию регистра приемопередачи, инициируя смежный адаптер тем са- 2О мым на выдачу информации, одновременно они обеспечивают запись и сдвиг информации в регистре 7 смежного канала. Информация от смежного адаптера через информационный вход 18 адаптера 25 обмена поступает на триггер 9 информации.. Импульс с выхода дешифратора

52 через элементы И 63 и ИЛИ 61 блока б поступают на вход сдвига регистра

? и обеспечивает перезапись информа- gg ции из триггера 9 в регистр 7 и ее последующий сдвиг, подготавливая информацию в регистре 7 для выдачи следующего бита информации. После этогб на выходе дешифратора 52 блока 6 вы35 рабатывается импульс, который через элементы И 68 и ИЛИ бб поступает на вход 40 триггера 9 приема информации и обнуляет его. Далее с выхода эле. мента И-НЕ 60 блока б на вход 39 триг- 40 гера 8 приема сигналов готовности поступает импульс, приводящий триггер в исходйое состояние.

Таким образом, адаптеры обмена осуществляют параллельную обработку двух информационных слов в режимах приема и выдачи информации„

1. Устройство сопряжения двух ЭВМ, содержащее два адаптера, каждый из которых содержит блок обмена, блок коммутации и регистр приемопередачи, при этом первая группа выходов блока обмена соединена с первой группой информационных входов блока коммутации, первая группа выходов которого соединена с группой информационных входов параллельной записи регистра приемопередачи, группа выходов которого соединена с группой информационных входов блока обмена, первый и второй выходы которого соединены соответственно с синхровходом параллельной загрузки регистра приемопередачи и с управляющим входом блока коммутаФ ции, вторая группа выходов которого является группой адресных выходов. адаптера для подсоединения к адресной магистрали соответствующей 3ВМ, группа входов-выходов блока обмена является группой входов-выходов адаптера для подключения к магистрали данных соответствующей ЭВМ, а тактовый вход блока обмена является входом устройст ва дпя подключения к тактовой шине соответствующей ЭВМ, о т л и ч а ю— щ е е с я тем, что, с целью увеличения быстродействия обмена информацией между ЭВМ, в каждый адаптер введен арифметико-логический блок, блок формирования микрокоманд, триггер готовности приема, триггер информации и элемент И, причем первая и втораягруппы выходов блока обмена соединены соответственно с группами входов данных и микрокоманд управления арифметико-логического блока, группа выходов которого соединена с второй группой информационных. входов блока коммутации, третья группа выходов блока обмена соедИнена с группой входов режима блока формирсвания микрокоманд, первый и втОрой выходы которого соединены соответственно с входом признака слова блока обмена и с первым входом элемента И, второй и третий входы которого соединены соответст-, венно с третьим выходом блока обмена и с выходом последовательного вывода информации регистра приемопередачи, входы сдвига и последовательного ввода информации которого соединены ,соответственно с первым выходом бло ка формирования микрокоманд и с выходом триггера информации, синхровход и вход сброса которого соединены со-. ответственно с четвертым выходом блока обмена и вторым выходом блока формирования микрокоманд, третий выход которого соединен с входом сбро,са триггера готовности приема, выход которого соединен с входом готовности блока формирования щлкрокоманд, тактовый вход которого соединен с входом

1334153 устройства для подключения к тактовой шине соответствующей 3ВМ, а пятый выход блока обмена, второй выход блока формирования микрокоманд и.выход элемента И являются соответственно вы5 ходами готовности обмена, синхронизации и информации адаптера, а установочные входы триггера информации, триггера готовности приема и синхровход блока формирования микрокоманд являются соответственно входами готовности, информации и синхронизации адаптера, а выходы готовности обмена, синхронизации и информации первого адаптера соединены соответственно с входами готовности, информации и синхронизации второго адаптера.

2. Устройство по п. 1, о т л и— ч а ю ш е е с я тем, что блок обмена содержит узел приемопередачи и счетчик, мультиплексор, шифратор микрокоманд, дешифратор адреса, дешифратор микрокоманд, два триггера, груп пу триггеров, при этом группа инфор.мационных выходов узла приемопередачи соединена с входами дешифратора адреса, группой информационных входов шифратора микрокоманд, и первой группой информационных входов мультиплексора, вторая группа информационных входов которого соединена с группой информационных входов узла приемопередачи и являются группой информационных входов блока, выход разрешения прямого доступа узла приемопередачи соединен с первым установочным входом счетчика, второй установочный счетчик, вход которого соединен с первым входом разрешения шифратора микрокоманд и является входом признака конца слова блока, выходы шифратора микрокоманд соединены с информационными входами регистров группы, выходы которых являются второй группой выходов блока, а выходы признака конца слова регистров груп:пы соединены с первым входом дешифратора микрокоманд и с входом прерыва ния узла приемопередачи, выход 3аt1 прос обмена которого соединен с вторым входом дешифратора микрокоманд, третий, четвертый и пятый входы которого соединены соответственно с выходом разрешения прямого доступа узла приемопередачи и выходами первого и второго триггеров, синхровходы которых соединены с первым выходом дешифратора микрокоманд, второй выход ко10

55 торого соединен с вторым входом разрешения шифратора микрокоманд, выходы первого и второго триггеров являются третьим и четвертым выходами блока соответственно, информационные выходы счетчика соединены с группой входов дешифратора микрокоманд, третий, четвертый и пятый выходы которого соединены соответственно с управляющим входом мультиплексора, входами управления режимом и Запрос прял мого доступа узла приемопередачи, н шестой выход дешифратора микрокоманд соединен с третьим установочным входом счетчика и входом разрешения обмена узла приемопередачи, выход дешифратора-адреса соединен с четвертым установочным входом счетчика, счетный. вход которого является тактовым входом блока, а группа выходов мультиплексора является первой группой выходов блока, выходы передачи и приема узла приемопередачи соединены соответственно с информационными входами первого и второго триггеров, седьмой и во"ьмой выходы дешифратора микрокоманд являются соответственно первым и вторым выходами блока, группа выходов дешифратора .микрокоманд является третьей группой выходов блока, группа входов-выходов узла приемопередачи является группой входоввыходов блока. !

3. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок формирования микрокоманд содержит два счетчика, два дешифратора, семь элементов И, пять элементов ИЛИ, три триггера, элемент И-НЕ, при этом первые входы первого элемента И, первого элемента ИЛИ и первого триггера являются группой входов режима блока, а выходы второго, третьего и четвертого элементов ИЛИ, выход элемента ИНЕ являются соответственно первым, вторым, третьим, четвертым выходами блока, первый выход первого дешифратора соединен с первым входом второго триггера и является пятым выходом блока, первый вход второго элемента

И, первый вход третьего элемента И являются соответственно тактовым входом и входом синхронизации блока, выход первого элемента И соединен с вторым входом первого элемента ИЛИ, выход которого соединен с вторым входом второго триггера, прямой выход

1334153 которого соединен с вторым входом второго элемента И, выход которого соединен со счетным входом первого счетчика, информационные выходы которого соединены с входами второго де5 шифратора, первый вход первого элемента ИЛИ соединен с вторым входом первого триггера и является входом группы входов, режима блока, прямой выход первого триггера соединен с первыми входами четвертого, пятого, шестого, седьмого элементов И и с третьим входом второго элемента И, инверсный выход первого триггера со15 единен с вторым входом третьего элемента И, выход которого соединен с первыми входами второго, третьего, четвертого и пя того элементов ИЛИ, второй вход пятого элемента И соединен с выходом четвертого элемента И, а выходы второго дешифратора соединены соответственно с вторыми входами четвертого, пятого, шестого, седьмого элементов И, с первым входом элемента И-НЕ, второй вход которого соедиФ нен с вторым выходом первого дешифратора, входы которого подсоединены к информационным выходам второго счет- . чика, счетный вход которого соединен с выходом пятого элемента ИЛИ, выход пятого элемента И соединен с вторым выходом второго элемента ИЛИ.

1334153

Ф08. ñ3

Составитель Г, Стернин

Редактор Е. Копча Техред И.Попович Корректор М. Демчик

Заказ 3964/46 Тираж 672

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская - наб., д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4