Устройство сжатия цифрового телевизионного сигнала

 

Изобретение обеспечивает увеличение степени сжатия и повьшение скорости кодирования. Устр-во содержит входной блок памяти (БП) 1, входной регистр 2, блок 3 вычисления пороговых значений сигнала, блок 4 сдвиговых регистров, блок 5 сравнения,состоящий из блока 6 совпадения и формирователя 7 кода сравнения, блок 8 формирования признака .пороговых знаИ и (Л i со 00 4 со :о vl фиг. /

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) А1 (5D 4 Н 04 N 7/133

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3965826/24-09 (22) 14.10.85 (46) 30,08,87. Бюл. Ф 32 (72) А,Ф.Бузин, Л,И.Воскобойников, В,B.Вуппсарник, В,Н,Гапонов, Ю.Т,Оношко, А.И.Пинчук и М.А.Старков (53) 621.397.3 (088.8) (56) Цуккерман И.И, Цифровое кодирование телевизионных изображений. М.:

Радио и связь, 1981, с.150.

Пат, США Ф 4238768, кл. 358-135, 1980. (54) УСТРОЙСТВО СЖАТИЯ ЦИФРОВОГО

ТЕЛЕВИЗИОННОГО СИГНАЛА (57) Изобретение обеспечивает увеличение степени сжатия и повьппение скорости кодирования. Устр-во содержит входной блок памяти (БП) 1, входной регистр 2, блок 3 вычисления пороговых значений сигнала, блок 4 сдвиговых регистров, блок 5 сравнения,состоящий из блока 6 совпадения и формирователя 7 кода сравнения, блок 8 формирования признака пороговых зна1334397 чекист, блок 9 формирования кода сигнала, коммутатор 10, выходной БП 11 и блок 12 управления. Кадр телевизионного изображения записывается во входной БП и хранится н нем в течение нремени сжатия телевизионного сигнала. Он разбивается на кодируемые блоки (КБ) размером m x n точек изображения. В каждом КБ выбира" ют пороговую точку (ПТ), например первую точку. При сжатии вначале последовательно считываются и сравнива; ются между собой значения ПТ кодируеИзобретение относится к технике цифрового телевидения и может быть использовано для сжатия отдельных кадров. телевизионных изображений.

Цель изобретения - увеличение степени сжатия и повышение скорости кодирования.

На фиг,! представлена электрическая структурная схема устройства сжатия цифрового телевизионного сигнала; на фиг.2 — фрагмент изображения; на фиг. 3 " структурная схема блока управления; на фиг,4 — алгоритм микропрограммного управления, реализованный блоком управления.; на фиг, 5 структурная схема блока вычисления пороговых значений сигнала и блока совпадения; на фиг, 6 — то же, формирователя кода сравнения; на фиг. 7 то же, блока формирования кода сигнала; на фиг, 8 — таблица кодировки постоянной памяти блока формирования кода сигнала ; на фиг.9 — структурная схема блока формирования признака пороговых значений; на фиг. 10 — таблица кодировки постоянной памяти блока формирования признака пороговых значений; на фиг, 11 — структурная схема памяти микропрограмм блока управления; на фиг, 12 — таблица кодировки памяти микропрограмм блока управления.

Устройство сжатия цифрового телевизионного сигнала (фиг,l) содержит входной блок 1 памяти, входной ре" гистр 2, блок 3 вычисления пороговьнс значений сигнала, блок 4 сдвиговых мого и смежных блоков. Если происходит совпадение, то сравниваемая ПТ

"нычеркивается". После этого считываются значения внутренних точек КБ и сравниваются со значениями ПТ, оставшихся после сравнения значений

ПТ кодируемого и смежных блоков .Каждой внутренней точке КБ присваивается номер ПТ, значение которой наименее отличается от данной внутренней точки, т.е. восьмиразрядный код внутренней точки заменяется днухразрядным кодом номера ПТ . 3 э. и . ф-лы, 1 2 ил. регистров, блок 5 сравнения, содержащий блок б совпадения и формирователь 1 кода сравнения, блок 8 формирования признака пороговых значений, 5 блок 9 формирования кода сигнала,коммутатор 10, выходной блок 11 памяти, блок 12 управления.

Фрагмент изображения (фиг.2) содержит пороговые точки 13 — 24, Блок 12 управления (фиг.3) содержит элемент 2И-ИЛИ 25, линейку триггеров 26-30, элементы ИЛИ 31-34,счетчик 35 адреса памяти микрокоманд, память 36 микропрограмм, регистр 37, !

5 элемент И 38, счетчик 39 хранения несовпавших пороговых сигналов, элемент ИЛИ 40, элемент И 41, счетчики

42,43 адреса координат кадра, счетчик

44 модификации адреса, счетчик 45 ад20 реса блока выходной памяти, элементы ИЛИ 46,47, элемент 2И-ИЛИ-НЕ 48, Блок 3 вычисления пороговых значений (фиг.5) содержит сумматоры 49-52, блоки 53-56 сравнения по модулю, Блок 6 сонпадения (фиг.5) содержит компараторы 57-59.

Формирователь 7 кода сравнения

ЗО (фиг.б) содержит первый 60 и второй

61 мультиплексоры, перный 62, второй

63 и третий 64 компараторы.

Блок 9 формирования кода сигнала (фиг.7) содержит преобразователь 65 кода, первый 66 и второй 67 регистры сдвига, коммутатор 68 °

Блок 8 формирования признака пороговых значений (фиг.9) содержит лос-, 1334397 тоянное запоминающее устройство 69 .и элемент 2И-НЕ 70.

Память 36 микропрограмм (фиг.11) содержит элементы 2И-ИЛИ-НЕ 71,72, постоянные запоминающие устройства

73-75, инвертор 76.

Устройство сжатия цифрового телевизионного сигнала работает следующим образом.

Предварительно телевизионный сигнал в виде кадра телевизионного изображения записывается во входной блок

1 памяти и хранится в нем в течение времени сжатия телевизионного сигнала.

Алгоритм сжатия телевизионного сигнала поясняется на фиг,2, где изображен в виде точек кадр телевизионного изображения размером MxN где М -число точек в строке; N —число строк. Кадр телевизионного изображения разбивается на кодируемые блоки размером mxn точек изображения, где m и — число точек по горизонтали и вертикали, Поэтому в кадре телевизионного иэображения можно выделить (MxN) /(mxn) блоков .

Позициями 13 — 24 и крестиками на фиг ° 2 обозначены пороговые точки.

После обработки первого блока, ограниченного пунктиром и содержащего одну пороговую точку 13, обрамленного смежными пороговыми точками 14,18 и 17, сжатию подвергается блок, ограниченный точками 14,15,19 и 18 и т,д. Переход от одного блока к другому происходит по горизонтали (по оси

Ах), Адреса пороговой и внутренних точек кодируемого блока, а также пороговых точек смежных блоков задаются с учетом размерности кодируемого блока (4х4, либо 8х8 и т.д.) и кадра телевизионного иэображения. Стрелками показан порядок считывания внутренних точек кодируемого блока, При работе устройства осуществляется следующий порядок считывания пороговых точек: вь|бирают пороговую точку кодируемого блока, например первую точку кадра (позиция 13 фиг,2); выбирают пороговые -точки смежных блоков по часовой стрелке относительно пороговой точки кодируемого блока (для первого кодируемого блока, например пороговые точки )4,18 и 17).

В связи с размерностью телевизионного кадра возможен случай, когда, например, весь кодируемый блок попадает в первую — четвертую строки, а смежные пороговые точки, например

17 и 21, — в пятую и девятую строки.

В этом случае из памяти будут считаны пороговые точки 17 и 21, принадлежащие пятой и девятой строкам фраг-.

I мента телевизионного изображения,Адресация этих точек производится относительно координатных осей Ах и Ау, При сжатии вначале последовательно считываются и сравниваются между собой значения пороговых точек кодируемого и смежных блоков в последовательнасти, указанной вышее. При этом значение пороговой точки кодируемого блока является исходным при сравнении. Значение каждой считанной пороговой точки сравнивается со значениями смежных пороговых точек, причем, если происходит совпадение, то эта точка вычеркивается" и далее в сравнении не принимает участия °

Сравнение значений происходит по

25 наперед заданной разнице — порогу сравнения, т.е. мере расхождения сравниваемых величин. После сравнения значений пороговых точек возможны следующие случаи: различаются межЗо ду собой значения четырех пороговых точек; различаются -между собой значения трех пороговых точек; различаются между собой значения двух пороговых точек; значения четырех пороговых точек не отличаются между собой.

После этого считываются значения внутренних точек кодируемого блока в последовательности, указанной на фиг.2, и сравниваются со значениями

4> пороговых точек, оставшихся после сравнения значений пороговых точек кодируемого и смежных блоков. Каждой внутренней точке кодируемого блока присваиваем номер порогового элемен45 та, значение которого наименее отличается от данной внутренней точки.

Таким образом, код каждой внутренней ч очки блока заменяется номером

5О пороговой точки, сигнал которой наименее отличается от сигнала пороговой точки. B этом случае восьмиразрядный код каждой внутренней точки заменяется в худшем случае (все 4 5 пороговые или 3 отличаются между собой) двухразрядным кодом, соответствующим номеру ближайшей па величине пороговой точки. В лучшем случае при совпадении кодов пороговых точек меж1334397

55 ду собой внутренние точки кодируемого блока не кодируются.

Описанным образом производят сжатие каждого блока, смещая матрицу либо вправо на m точек, либо вниз по фрагменту на п точек.

Блок 12 управления формирует код адреса для входного блока 1 памяти, Информация считывается в заданном временном темпе под управлением блока 12 и поступает во входной регистр

2, где фиксируется, и в коммутатор

10, который также работает под управлением блока 12 управления, Блок 12 управления обеспечивает работу устройства B четырех режимах: передачи пороговых точек; сравнения пороговых точек между собой; формирования кода промежуточных точек блока, записи информаций в выходной блок памяти.

В первом режиме из входного блока 1 памяти считывают первую пороговую точку и по.мещают во входной регистр ?, затем считывают вторую пороговую точку и обе одновременно записывают через коммутатор 10 в выходной блок 11 памяти. Цикл повторяется„ записывают, например, 3-ю и 4 — ю по порядку пороговые точки и т „ц.

В последующих режимах происходит обработка каждого блока, При этом будут сравниваться сигналы пороговой точки этого блока с пороговыми точками смежных блоков, т,е, пороговая точка 13 с пороговыми точками 14, 18. и 17. Блок 3 вычисления пороговых значений сигнала обеспечивает вычисление абсолютных величин разностей сравниваемых пороговых сигналов для каждого блока и абсолютных величин разностей сигналов внутренних точек и пороговых сигналов для этого блока.

Сигналы пороговых точек последовательно считьпзаются и поступают в блок 3. Первая пороговая точка запи— сывается в блок 4 сдвиговых регистров безусловно. Вторая пороговая точка поступает в блок 3 вычисления пороговых значений, сравнивается с первой пороговой точкой и в случае их различия разностный сигнал поступает в блок 6 совпадения, На второй вход блока 6 совпадения поступает заданный опорный сигнал

А, определяющий допустимую меру отк5

1О

25 лонения от равенства опорных точек.

Результат сравнения опорного и порогового сигналов поступает в блок 8 формирования признака сравнения пороговых значений, который в случае отличия сравниваемых сигналов вырабатывает управляющий сигнал, поступающий в блок 12 управления. Последний, в свою очередь, воздействует на блок 4 сдвиговйх регистров, куда заносят пороговую точку 14 входного регистра 2. Таким образом организуется ветвь управления занесением опорных точек в блок 4 сдвиговых регистров. Аналогично сравниваются между собой и другими пороговыми точками две оставщихся пороговых точки, необходимые для кодирования текущего блока. По результату сравнения опорных точек в блоке 4 сдвиговых регистров может быть. от одной до четырех пороговых точек.

После сравнения пороговых точек из входного блока 1 памяти считываются внутренние точки кодируемого блока, показанные на фиг.2 точками, в порядке, соответствующем стрелкам, и фиксируются во входном регистре 2.

С выхода входного регистра 2 сигнал поступает в блок 3 вычисления пороговых значений сигналов, на второй вход которого последовательно поступает сигнал от каждой пороговой точки, если все четыре пороговые точки отличаются между собой, либо от одной точки, если сигналы их не отличаются между собой, либо от двух или трех пороговых точек. Одна или две, или три, или четыре разности Ь поступают в формирователь 7 кода сравнения, а результат сравнения поступает в блок 9 формирования кода, который формирует либо нулевой, либо одноразрядный, либо двухразрядный код, соответствующий номеру пороговой точки, к сигналу которой наиболее близка сравниваемая точка. Таким образом на коммутатор 10 поступает номер пороговой точки, который заполняется в выходном блоке Il памяти.

Описанная процедура формирования кода повторяется для всех внутренних точек блока, после чего происходит переход к обработке следующего блока.

Блок 12 управления формирует следующие сигналы: адреса Ах и Ау .входного блока 1 памяти, модификации адресов входного блока l памяти, позво1334397 ляющие перебирать точки внутри кодируемого блока; адреса А выходного блока ll памяти; разрешения занесения информации из входного блока 1 памяти во входной регистр 2; сдвига информации в блоке 4 сдвиговых регистров; числа несовпадающих пороговых точек; управления формирователем 7, блоками 8, 9 и коммутатором 10.; записи сжатой информации в выходной блок ll памяти °

В блок 12 управления поступает с выхода блока 8 сигнал признака несовпадения пороговых значений, 15

В исходном состоянии все счетчики и триггеры блока 12 управления устанавливаются в нулевое состояние.

По сигналу "Пуск" при наличии синхросерии СИ триггер 26 устанавли- 2р вается в единичное состояние °

Триггеры 27 и 28 переходят в единичное состояние и блок 12 переходит в режим подпрограммы сравнения пороговых значений. Завершение этой под- 25 программы сопровождается переводом триггера 29 в единичное состояние и выполняется подпрограмма формирования

I кода. Затем триггер 30 переводится в единичное состояние и реализуется 30 подпрограмма записи в выходной блок

ll памяти. Переход к следующему кодируемому блоку вновь переводит блок

12 в режим сравнения пороговых значений, и весь цикл повторяется, 35

На фиг,4 условно изображена последовательность микрокоманд, формируемых с помощью памяти микропрограмм.

Режим передачи пороговых значений 4р приведен в подпрограмме, изображен-. ной в левой колонке фиг.4. Из блока

12 управления считывается адрес А (сигналы Ах и Ау)., формируемый счетчиком 35 адреса памяти микрокоманд, 4В триггером 27, памятью 36 и регистром

37, счетчиками 42-43. Во входном регистре 2 запоминается первая пороговая точка, считанная по нулевому ад-. ресу из входного блока 1 памяти, что gp обозначено микрокомандой (А) Ргвх.

Затем происходит формирование в счетчике 42 следующего адреса пороговых значений блока ° Информация из входного блока 1 памяти параллельно с данными, заполненными во входном регистре 2, устанавливается на входе коммутатора 10. Одновременно с этим блок 12 управления разрешает прохождения пороговых сигналов из коммутатора 10 в выходной блок 11 памяти на адресном входе которого формируется адрес А записи.

Ф

Под действием синхросерии СИ блок

12 управления описанным выше образЬм последовательно размещает в выходном блоке 11 памяти все сигналы, соответствующие пороговым точкам 13-24 блоков информации.

Процедура завершения подпрограммы передачи пороговых элементов завершается в конце цикла передачи, после

Ф которого блок 12 управления переходит к формированию сигналов в подпрограмме сравнения пороговых значений, блок-схема алгоритма которой приведена на фиг.4. В памяти 36 микропрограмм закодирована последовательность микрокоманд, Подпрограмма сравнения пороговых элементов реализуется путем извлечения из . памяти 36 микропрограмм адресов пороговых точек в каждом блоке сжимаемой информации. При завершении перебора адресов всех пороговых точек на выходе счетчика 43 по сигналу переполнения запускается триггер

28, который модифицирует работу памяти 36 микропрограмм, Во входной регистр 2 из входного блока 1 памяти заносится первая пороговая точка блока, код которой фиксируется во входном регистре 2 и поступает в блок 4 сдвиговых регистров. Для этого формируется соответствующий адрес памяти на выходе блока 12 управления.

При поступлении смежной пороговой точки кодируемого блока она сравнивается с предыдущей, хранимой в блоке 4 сдвиговых регистров, затем с заданным порогом в блоке б совпадения поступает в блок 8 формирования признака пороговых значений, который формирует признак несовпадения (в случае несовпадения пороговых значений), поступающий в элемент И 38. В процессе сравнения пороговых значений в счетчике 39 формируется количество пороговых точек, которые подвергались сравнению и не совпали между собой.

Для этого в счетчике 39 при начале

1 анализа каждого кодируемого блока заносится код, равный 3 (0011) . При переборе пороговых точек содержимое счетчика 39 под действием сигнала

+1Сч уменьшается на единицу. Элемент

И 41 формирует сигнал запуска триг"

1334397

30 гера 29, который управляет режимом работы постоянной памяти микропрограмм при формировании кода промежуточных точек блока, Элемент ИЛИ 40 формирует сигнал сдвига, воздействую« щий на блок 4 сдвиговых регистров при занесении пороговых значений точек кодируемого блока в режиме сравнения пороговых точек между собой или в режиме рыборки кода промежуточных точек блока, Блок-схема алгоритма подпрограммы сравнения пороговых значений блока включает четыре цикла записи этих зна)б чений во входной регистр 2, записи их в блок 4 сдвиговых регистров и модификации счетчика на ециницу в соответствии с их координатами, при которой происходит последовательное 2р обращение к пороговым точкам 13,14, 17,18, изменение содержимого счетчика 39 и возвращение в начальную пороговую точку, с которой началось сравнение (обнуление счетчика 39). 25

После завершения сравнения пороговых значений осуществляется переход к подпрограмме формирования кода промежуточных точек кодируемого блока °

Подпрограмма формирования кода о осуществляется следующим образом.

После возвращения предыдущей под" программы в исходную постоянную точку 13 во входной регистр посредством триггера 29, памяти 36, регистра 37 записывается первая внутренняя точка блока, в счетчике 44 запоминается единица, в блоке 3 вычисления пороговых значений сигнала происходит последовательное сравнение с каждым по- 4р роговым значением, установленным в блоке 4 сдвиговых регистров, результат сравнения поступает в формирователь 7, где происходит сравнение разности сигналов между пороговыми и 4> внутренними точками блока и формирование кода внутренних точек блока в блоке 9.

При этом после сравнения выраба" тывается сигнал сдвига, а также код адреса текущей точки блока с помощью сигналов, которые позволяют во входном блоке 1 памяти последовательно считать внутренние точки кодируемого блока, 55

В рассмотренном случае подвергается сжатию (кодированию) блок размером

4х4 точки, что обуславливает разряд-, ность выходных сигналов счетчика 44, Для-матриц другого размера счетчик

44 модифицируется путем наращивания разрядов, которые используются для формирования адреса внутренних точек блока информации, подвергаемого. сжатию.

После завершения кодирования внутренних точек одного блока происходит переход к другому блоку до завершения сжатия всего телевизионного фрагмента. Для каждого блока формируется команда, по которой срабатывает триггер 30 и производится переход к подпрограмме записи в выходной блок 11 памяти. При этом элемент 2И-ИЛИ-НЕ 48 формирует сигнал записи, поступающий в выходной блок 11 памяти. При записи данных в счетчике 45 последовательно модифицируется адрес записи и цикл записи завершается формированием команды "Конец кадра".

В блок 3 вычисления пороговых значений сигнала из блока 4 сдвиговых регистров поступают значения пороговых точек Anop, Anop,, Anop и А на второй вход †. текущее значение внутренней точки Ат, . Сравнение этой точки с четырьмя пороговыми сигналами происходит параллельно путем нахождения разности кодов пороговых точек.и этой точки. Разностные сигналы

6, 6 поступают в блоки 53-56 сравнения по модулю 2, управляемые сигналами переноса. Модули разностей

l6,(, I ь,l,(й,l,((передаются в формирователь 7 и блок б совпадения, На вторые входы блока 6 поступают постоянный опорный сигнал Ь,„, На выходах компараторов 57-59 формируется трехразрядный код в виде сигналов, поступающий в блок 8 формирования признака пороговых значений сигнала, Ходули разностеи сигналов между текущими и опорными точками поступают в формирователь 7, В первом компас раторе 62 по выходу меньше происходит сравнение модулей сигналов Ih,( и 1 h,(, а в третьем компараторе 64 (ь l и (6 (. Одновременно в первом

60 и втором 6.1 мультиплексорах на вход второго компаратора 63 пропускаются либо I h,l и одно из значений (,(или Ih l, либо (ь,(и те же или (Ь (. 16.,(Если (Ь (с I ь,(, тогда с выхода первого мультиплексора 60 поступает

1334397

12 сигнал а,, в противном случае

На выходе третьего компаратора

64 возможны два случая; а и Ь, с)ь . Пусть не совпали между собой все четыре пороговых сигнала, т.е. присутствуют l .l I a,t,(I u

На управляющих входах первого мультиплексора 61 присутствуют три единицы: с выхода третьего компарато- 10 ра 64 и счетчика 39. Тогда на выход второго мультиплексора 61 поступает сигнал fh 1 и сравнивается во втором компараторе 63 с сигналом )6,, либо с 6, ..

При совпадении двух пороговых сигналов кодируемого блока во втором компараторе 63 сравнивается либо совпавшая уара сигналов (Ь,I = !,) и сигнал Ia,I I,1 либо эта же совпавшая 20 пара и l I I !.

При совпадении трех пороговых сигналов первый мультиплексор 61 пропускает либо один из несовпавших, либо совпавших .сигналов, который во втором компараторе 63 сравнивается с несовпадающим с ним сигналом. Для случая совпадения четырех пороговых сигналов предусмотрено, что на выходе второго мультиплексора 61 формирует- 30 ся искусственно комбинация, например .все единицы, что позволяет на выходе только второго компаратора 63 сформировать выходной сигнал.

Таким образом, на выходе формирователя 7 формируется результат сравнения внутренних. точек блока. с по- . роговыми, Этот результат поступает в блок 9 формирования кода сигнала.

Таблица кодировки преобразователя

65 приведена на фиг,8 и содержит в левой группе столбцов адрес, содержащий входные сигналы, а в правой— данные, соответствующие выходным сигналам Q< и () 45

Блок 12.управления формирует сигнал сдвига внутри сжимаемой матрицы, при котором для каждой кодируемой внутренней точки матрицы в регистры

66 и 67 сдвига заносится код, соответствующий колонке "Данные". В коммутатор 68 в соответствии с управляю-. щим сигналом, формируемом в блоке 12 управления, поступает код, соответствующий внутренней точке. На выхоце коммутатора 68 формируется двух-либо одноразрядное слово, либо осуществляется нуль-кодировка, при которой на выход коммутатора 68 вообще не приходит сигнал. На фиг.8 в колонке

"Данные" символ Х обозначает безразличное состояние.

Блок 8 формирования признака пороговых значений приведен на фиг ° 9.

Таблицы кодировки постоянного запоминающего устройства 69 изображены на фиг.10, входные сигналы которой приведены в колонке "Адрес", а выходные сигналы — в колонке "Данные" ° Адрес информации формируется управляющими сигналами блока 12 управления, поступающими со счетчика 39 и сигналами, устанавливающимися на выходе компараторов 57-59 блока 6» Управление постоянным запоминающим устройством 69 осуществляется через вход У посредством сигналов "Признак сравнения" и "Триггера сравнения", реализующих управление стробированием, Таблица кодировки на фиг,10 реализует описанный алгоритм сравнения пороговых значений сигнала. Горизонтальными линиями в таблице разделены группы кодов, Реализующих функции сравнения по состоянию выходов счетчика 39. При этом, например, случай наличия в блоке 4 сдвиговых регистров одного порогового сигнала означает наличие в счетчике 39 кода " 11", для которого рассматриваются комбинации сигналов сравнения, вырабатываемые блоком 6 (выходы компараторов

57-59). Аналогично, комбинации "10" счетчика 39 ставится .в соответствие такая же комбинация сигналов, Фиг, 11 и 12 раскрывает особенности выполнения постоянной программируемой памяти 36 микропрограмм, причем фиг,ll иллюстрирует ее аппаратную реализацию, а фиг, 12 — таблицу кодировки. Пере .ень команд, считываемых из памяти 36 и поступающих в регистр 37 приведен на фиг.!2. Указан- ные команды формируются в соответствии с алгоритмом, описанным и приведенным на фиг,4, В соответствии с описанным режимом работы устройства в выходном блоке 11 памяти формируют массив .сжатой информации, который имеет следующую структуру. Первую часть массива составляют пороговые точки, записанные последовательно друг эа другом, Вторую часть массива составляют признаки близости внутренних точек каждого кодируемого блока к соответствующим пороговым точкам. По результатам

l334397

14 сравнения пороговых точек каждая внутренняя точка характеризуется ли бо нулевой кодировкой (все пороговые точки совпали, признаки внутренних точек отсутствуют, т.е, вместо них в памяти записаны признаки внутренних точек последующих блоков) „ либо одно-или двухразрядным кодом.

Формула изобретения

Устройство сжатия цифрового телевизионного сигнала, содержащее входной и выходной блоки памяти, блок вычисления пороговых значений сигнала, блок сравнения и блок управления, первый и второй выходы которого сое- динены с адресными входами входного и выходного блоков памяти соответственно,отличающее с ятем, что, с целью увеличения степени сжатия, введены последовательно соединенные входной регистр, сигнальный вход которого соединен с выходом входного блока памяти, а управляющий вход — с третьим выходом блока управления, и блок сдвиговых регистров, управляющий вход которого соединен с четвертым выходом блока управления, а выход — с первым входом блока вычисления пороговых значений,,второй вход которого соединен с выходом входного регистра, а выход — с первым сигнальным входом блока сравнения, второй сигнальный вход которого является входом опорного кода, а первый и второй управляющие входы соединены соответственно с пятым и шестым выходами блока управления соответственно, последовательно соединенные блок формирования кода сигнала, сигнальный вход которого соединен с первым выходом блока сравне.ния, первый и второй управляющие входы — с седьмым и восы- ым выходами блока управления соответственно, а третий и четвертый управляющие входы объединены соответственно с первым и вторым управляющими входами блока сравнения, коммутатор, первый вход которого соединен с выходом блока формирования кода сигнала, второй вход соединен с объединенными выходами входного блока памяти и входного регистра, управляющий вход соединен с девятым выходом блока управления, а выход — с сигнальным входом выходного блока памяти, управляющий вход которого соединен с десятым выходом блока управления, а также блок формирования признака пороговых значений, сигнальный вход которого соединен с вторым выходом блока сравнения, первый, второй, третий и четвертый управляющие входы соединены соответственно с пятым, шестым, одиннадца)p тым и двенадцатым выходами блока управления, тринадцатый, четырнадцатый, пятнадцатый и шестнадцатый выходы которого соединены соответственно с первым, вторым, третьим и четвертым

15 управляющими входами входного блока памяти, 2, Устройство по п,l о т л и— ч а ю щ е е с я тем, что блок сравнения содержит блок совпадения и фор2р мирователь кода сравнения, выходы которых являются соответственно вторым и первым выходами блока сравнения, первый и второй управляющие входы формирователя кода сравнения являют25 ся первым и вторым управляющими входами блока сравнения, сигнальный вход формирователя кода сравнения объединен с первым сигнальным входом блока совпадения и является первым

30 сигнальным входом блока сравнения, второй сигнальный вход которого является вторым сигнальным входом блока совпадения.

3. Устройство по п.2, о т л и ч а ю щ е е с я тем, что формирователь кода сравнения содержит первый и второй мультиплексоры и первый,второй и третий компараторы, при этом первые и вторые входы первого и второго мультиплексоров являются сигнальным входом формирователя кода сравнения, первыи и второй управляющие входы второго мультиплексора являются первым и вторым управляющими входами формирователя. кода сравнения, первый и второй входы первого компаратора соединены соответственно с первым и вторым входами первого муль— типлексора, а выход соединен с управляющим входом первого мультиплексора, выход которого соединен с первым входом второго компаратора, второй вход которого соединен с выходом второго мультиплексора, первый и второй входы третьего компаратора соединены соответственно с первым и вторым входами второго мультиплексора, третий управляющий вход которого соединен с выходом третьего крмпаратора, а выхо1334397

67 m a ass ды первого, второго и третьего компараторов являются выходом формирователя кода .. сравнения °

4 ° Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок форми.рования кода сигнала содержит преобразователь кода, первый и второй входы которого являются третьим и четвертым управляющими входами. блока формирования кода сигнала, а третий, четвертый и пятый входы являются сигнальным входом блока формирования кода сигнала, первый и второй регист1 ры сдвига,. первые входы которых соединены соответственно с первым и вторым входами преобразователя кода, а вторые входы объединены и являются

1 первым управляющим входом блока формирования кода сигнала, а также коммутатор, первый и второй сигнальные входы которого соединены соответственно с выходами первого и второго регистров сдвига, управляющий вход является вторым управляющим входом блока формирования кода сигнала, а выход — выходом блока формирования

15 кода сигнала

1334397

1334397

/1усн и/лая

П/л @АЗ п(npd п З фИ.5

1334397

Ф Х

0m

0m

Om 12 йп 1g йп 7

0m 7

Оп 7

NN 12 йю 18

1334397

1334397

Дачюмг

0m@

0m Q

Оп78

0 б

0m

gmi2

077 72

Ооааа

ОО 100

07 00С

07 700

70 700

7 7000

77 700

00007

007 07

g l-00 f

07701

70007

70 707

1 7007

1 7007

1 7701

00 770

07 0 f0

07 170

f 0070

f07 70

7 7070

l 7 7 70

000 77

ОО77 7

01077

О 7177

f017 7

f 707 7

f 1777

О 0000007

О 0000001

g 0000007

ОО 000007

0000000 7

0 0000007

0 Об 00001

ООО 00007

0 00000 07

ОООООО 01

g ОООООП7

О б ООООО 1

ОО ООООО f

ОО ООООО 7

00 0 0000 7

gOOO0g0f

ОО ОО 0000 б 0000001

О 0000007

О 0000007

О 0000 000 и 00О00О1

0 000000 7

О 0000001

О 0000000

00 ООООО7

00 000000

0 Og0 000Î 7

0 О 000000

О 0 g<0007

00 000000

О а 000007

1334397 атттг.11

74

Ф ниироеттемы

npd я р я и ттт 0.7

Ср. 77ар 3 тт OW

@ т;". Ц л ч ф

Юы,тпды ППУт

Роды

77775д

4 5 2

4 Jp2p rp ре

765 G

521 S

ФЫ 12

ВНИИПИ Заказ 3982/58 . Тираж б38 Подписное

Произв.-полигр. пр-тие, г.. Ужгород, ул. Проектная, Ь

6 ф б

000 поп оао ооо

О01 опт

ОО1

001

Оrà

oro

0 70 отт

01 т

01 т

011

roo

1 00 т аа

101

7àт

1 01 тот

7 10

1тr тrr

111

rrт

О о

1 а о

1 о о т

О

О

0 О оо

0 П

О О ао

О О

D0

О О

0 О оп

00 пп

00 оо оп оо оо оо по оа оо оо оо

О 0

00 оо оо

От пт оо

00 оа

О а

1 О о и оо

1О

О1

0 0 и и

1О оо

ОО

01

00 то оо па оо

00 аа

Оо

00 оа

0 О

0 О

О О

00 оо

0 О

00 оа о о и

О о о

О о о о о

7 о

1

0 ао

0 1

О 0 аа ап ао

00 а т оо

00 оо

0 0

О 0 оо

00 оо оо

0 О

00 оо оо оо

О 0

ro

О и о

О

О о

0 о о

0 о

0 о

0 о

О

О о

О а

0 а а

1 а о

7 о о

0 о о о о о о о о о

0 а о и а

0 о о о а и о а

0 о о

О и и о о о о о

0

О о

О о о

О

1 о

0 о о

0

О о о а

0 а о о а а и а а

О а о а о

О

О

r б о о о

О

0 б а

О а о а а о о а б а и о а а о о о о и

О

0 и о о

0 и о о о о о

0 о

1 а о

1

О б а

1 и

О о

7 и о о о о

О о

О

О о о о

О б о о

r

0 о

О и

7

0 а

О

1 о

О о о и

1 о

1

О о

1 о

О о

1 о о

О

D о о и б о о а а и

0 о о

0 а о о о

О о о а о о и о а

О

О о а

О о

0 а о о о

0 о

О а о а а

0 а

О

О

О

О

О

О

О б а о

О

0 о

О а

0 о о и и о

0 о

0 а

0 о о

0 о о о о о о и о а

0

О о о о а о о б о

О о о о о о а

О

О

0 т а

0 б

0 и о а

О о о

7 о о

0 т о о о а а о о о о о

О о о о о б а т о

0 а

С а а о

О о а

0 о а

О о

0 и о о б о о о и о

О

О

О и о а и и

О о и

О а о о о и о

О о т о и

7 а о о т

О о а а и о

0 а о б а о

О о

О а и а а т о и

1 а о

1 о

0

r и о о