Дискретный умножитель частоты

 

Изобретение относится к радиотехнике и связи. Цель изобретения - повышение точности умножения частоты. Умножитель содержит опорный г-р 1, делители 2 и 3 частоты, счетчики 4 и 5, вычитающий счетчик 6, регистры 7, 8 и 9 памяти, регистр 10 сдвига, сумматоры 11 и 12, RS-триггеры 13 и 14, счетный триггер 15, формирователи 16, 17 и 18 импульсов, эл-ты И 19, .20, 21, 22 и 23 иэл-т ИЛИ 24. Цель достигается введением счетчика 6, регистров 7, 8, 9 и 10, cyMMatopoB 11 и 12 и триггера 15, с помощью которых на выход умножителя проходит каждый первый импульс, вьщеленный формирователем 16, в цикле п и формируется периодическая последовательность импульсов с частотой следования Fj F(n+ 1)/n, где п и n 1 - коэффициенты деления делителей 3 и 2 соответственно . 2 ил. с СЛ оо оо со 00 00 ifitft

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1

„„SU„„1337988 (51)4 Н 03 В

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3946427/24-09 (22) 19.08.85 (46) 15.09.87. Бюл. У 34 (72) В.И.Малышев, Е.В.Иньков и Е.П.Преображенский (53) 621.374.4(088.8) (56) Авторское свидетельство СССР

|| - 944097, кл. Н 03 В 19/ 10, 03.12.80.

Авторское свидетельство СССР

Ф 839036, кл. Н 03 К 5/156, 13.09.79. (54) ДИСКРЕТНЫЙ УМНОЖИТЕЛЬ ЧАСТОТЪ| (57) Изобретение относится к радиотехнике и связи. Цель изобретения повышение точности умножения частоты.

Умножитель содержит опорный г-р 1, делители 2 и 3 частоты, счетчики 4 и 5, вычитающий счетчик 6, регистры

7, 8 и 9 памяти, регистр 10 сдвига, сумматоры 11 и 12, RS-триггеры 13 и

14, счетный триггер 15; формирователи 16, 17 и 18 импульсов, эл-ты И 19, .20, 21, 22 и 23 и эл-т ИЛИ 24. Цель достигается введением счетчика 6, регистров 7, 8, 9 и 10, сумматоров 11 и 12 и триггера 15, с помощью которых на выход умножителя проходит каждый первый импульс, вьщеленный формирователем 16, в цикле и и формируется периодическая последовательность импульсов с частотой следования F,, = F „(п+ 1) /n, где п и n+ 1 — коэффициейты деления делителей 3 и 2 соответственно. 2 ил.

1337988

Изобретение относится к р;тди. технике и связи и может бь»ть испо.п зова— но в измерительной технике, в аппаратах магнитной записи.

Цель изобретения — Ito»I)IIII». IIII(. точности умножения частоты.

На фиг.1 представлена структурная электрическая схема г»»»скретного умно— жителя частоты; на фиг.2п-» — »pe—

d менные диаграммы, поясняющие его работу.

Дискретный умножитель частоты содержит опорный генератор 1, первый и второй делители 2 и 3 частоты, первый и второй счетчики 4 и 5, вычитающий счетчик 6, первый, второй и третий регистры 7-9 памяти, регистр 10 ct»»«вЂ” га, первый и второй сумматоры 11 и

12, первый и второй RS-триггеры 13 и 14, счетный триггер 15, первый, »торой и третий формирователи 16 — 18 им— пульсов, первый, второй, третий, четвертый и пятый элементы И 19-23 и элемент ИЛИ 24.

2) (Дискретный умножитель частоты работает следующим образом.

Периодическая последовательность ил»пульсов с частотой Г (фиг .2а) с выхода опорного генератора 1 поступает на счетный вход первого дсл»»геля

2, коэффициент деления которого равен п+ 1 (rt О, целое число) . Коэфф»»т»иент деления второго делите:»я 3 р»вет» и. С выхода лервого делителя 2 им36 пульсы (фиг . 2 .) пос тут»ают на счетный вход первого счетчика 4, а Ila счетные входы второго счетчика 5 и вычитающего счетчика 6 через пс р»ый эг» мент И

19 поступают импульсы с частотой f

»и

Измерение периода входного сигнала (фг»г. 26) осуществ:»яется с помощью второго счетчика 5 (фиг.2 ) . Входной импульс поступает на информационный вход регистра 10, на пер»ом выходе

46 которого вь»рабатывается импульс, пос— тупающигt на К-вход первого КБ- риггера 13. На прямом выходе »»ервогс RSтриггера 13 устанавливается уровень

"0", закрывающий первый э »емент И 19.

На с»етные входы второго с»етчт»ка 5 и вычитающего счетчика 6 прекращается поступление импульсов опорного генератора 1. Одновременно осуществ;»»ется запись информации с выходов втор )I Q

5с счетчика 5 в первый или третий рт гис— тры 7 и 9 (в зависимости от состоя»»»и счетного триггера 15, пря..tci »»»нт ерсный выходы которого со»пи»сны с

tll т = -- (m — целое чидло) на г кой на втором вы аде регистра 10 появляется импульс, ко »орый устанавливает в 0" второй счетчик 5 и в "1" первый и второй RS-триггеры 13 и 14. Результаты измерения длительности соседних периодов входного сигнала в виде двоичных кодов с выходов первого и третьего регистров 7 и 9 поступают на соответствующие входы первого сумматора 11, на выходе которого значение двоичного кода имеет вид (Гп Тт, — тп) + (Е, r, — тп)

2 где Т вЂ” длительность периода входного сигнала.

С приходом и-ro импульса на вход дискретного умножителя частоты на выходе второг о формирователя 17 вырабатывается короткий импульс, который устанавливает первый делитель 2 в

0", а на выходе третьего формирователя 18 устанавливается уровень "1", который открывает пятый элемент И 23, и импульс с второго выхода регистра

10 поступает на вход установки нуля первого счетчика 4. Первый счетчик 4 устанавливается в 0" через каждые и периодов входногс сигнала (ф»»г.2 ).

Двоичный код с выходов разрядов первого сумматора 11 и двоичный ко I, с инверсных выходов разрядов первого счетчика 4 поступают на соответствующие входы второго сумматора 12, с выходов которого информация переписывается во второй регистр 8 (фиг.2» ).

Уровень "О" на управляющем входе »ûчитающего счетчика 6 соответствует режиму записи информации (из регистра 8), а уровень "1" соответствует режиму вычитания, т.е. до тп-ro импульса, выделенного регистром 10, вычитающий счетчик 6 находится в режиме записи кода (фиг. 2 «), а с приходол»

m-го импульса RS-триггер 14 устанавливается в "1" и переводит вычитающий счетчик 6 в режим вычитания. На счетный вход вычитающего счетчика 6 подается (с выхода первого элемента И 19) сигнал, в котором имеются паузы длительностью, равной интервалу л»ежду дами соответственно третьего и четвертого элементов И 21 и 22) и запись информации с выходов второго сумматора 12 во второй регистр 8. С задерж1 (37988 4 первым и ш — м импуль(;(ми, выдс де lltlt Ibl(l регистром 10.

Вычитлюп((ьй счетчик 6 д((считывает до нуля и формирует нл своем выхсде импульс пс рс нс сл который через эле—

5 мент И11И ? 4 It

При асимметрии входного сигнл:(а, когда еще не формировллся выхо;(ной импульс, а ирише:I cj(åäóíl(öèt(входной импульс, вычитающий счетчик 6 обнуля— ется вхо((н((м импульсом, которы((проходит через второй элемент И 20. Синхронизация дискретного умножителя частоты осуществляется путем обнуления второго делителя 3.

<1I о р м у л а и з о б р е т е и и я

Лискретнь(((умножитель частоты, содержащий последовательно соединенные опорный генератор, первь(((делитель частоты и первый счетчик, послепова— тельно соединенные второй делитель частоты, первый формирователь импульсов, элемент ИЛИ, второй и третий формирователи импульсов, входы кото- 40 рых соединены г соответствующими выходами второго делителя члстоты, последовлте lbHo гоед(шенные первый RSтриггер и псрвый элемент И, последовательно гое;инне нные второй RS — триг- 45 гер и второй элемент И, третий, четвертый и пятый элементы И, о т л и ч л ю щ и и г я .тем, что, с целью повышения I î((t(«; Tè умножения частоты, в него ввс лены последовательно соеди-50 пенные второй счетчик, первь(й регистр памяти, »ервый сумматор, второй суммлтор, второй рс гигтр памяти и t(t I« tl— таtotl(ий счетчик, Ftыход кот(1рог< (. с;(ll— нен г R-входом второго RS-триггс @

RS-триггера, S-вход которого объединен с Б-входом второго К8-тригггрл, с. первым входом пятого элемента И и с установочным входом второго счс тчикл и соединен с вторым выходом pet »<— тра сдвига, установочный вход первого делителя частоты соединен с выходом второго формирователя импульгон, выход третьего формирователя импульсов соединен с вторым входом пятого элемента И, выход котороГо сое7(øått г установочным входом первого гчетчика, инверсные выходы разрядов первого счетчика соединены с соответствующими входами второго сумматора, выход B To рого RS-триггера соединен с упрлвляющим входом вычитающего счетчика, вход установки нуля которого соединен с выходом второго элементл И, второй вход второго элемента И объединен с информационным входом регистра сдвига, со счетным входом счетногс триггера и со счетным входом второго делителя частоты.

1337988

gV

yU г фиг 2

Редактор М.Дылын

Заказ 4141/52

Тирах 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 дF Фхи1б

Составитель Ю.Максимов

Техред И.Попович Корректор Г.Решетник