Программно-управляемый цифровой фильтр

 

Изобретение относится к вычислительной технике. Цель изобретения - повышение быстродействия путем сокращения количества операций обращения к памяти. Фильтр содержит блок задания 1 коэффициентов, блоки памяти (БП) 2 и 7, арифметический блок 3, выходной регистр 4, блок управления (БУ) 5, мультиплексоры 6 и 13, счетный триггер 8, инвертор 9, эл-тИ 10, зл-т ИЛИ 11 и сумматор 12. Работа (фильтра осуществляется по циклам. При этом обеспечивается необходимый порядок смены адресов смежных ячеек БП 7 в четных и нечетных циклах работы фильтра. Это позволяет полностью исключить дополнительные операции перезаписи информации. Цель достигается введением триггера 8, инвертора 9, эл-та И 10, эл-та ИЛИ 11, сумматора 12 и мультиплексора 13, с помощью которых производится преобразование базового адреса с БУ 5 для получения требуемого исполнительного адреса для БП 7. 6 ил., 4 табл. с (Л Л/ят СА: со 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А "( (!9) (11! (51) 4 Н 03 H 17/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ м (21) 3933843/24-09 (22) 22,07. 85 (46) 15.09,87. Бюл. М 34 (72) А, Н. 1(!полянский и И. К, Петрова (53) 681. 32 (088. Ц) (56) Авторское свидетельство СССР

Ф 877787, кл. Н 03 Н 17/04, 1979.! . (54) ПРОГРАММНО-УПРАВЛЯЕМЬ111 ЦИФРОВОЙ

ФИЛЬТР (57) Изобретение относится к вычислигельной технике„ Цель изобретения повьппение быстродействия путем сокращения количества операций обращения к памяти ° Фильтр содержит блок задания 1 коэффициентов> блоки памяти (БП) 2 и 7, арифметический блок 3, выходной регистр 4, блок управления (БУ) 5, мультиплексоры 6 и 13, счетный триггер 8, инвертор 9, эл-т И 10, эл-т ИЛИ 11 и сумматор 12 ° Работа фильтра осуществляется по циклам.

При этом обеспечивается необходимый порядок смены адресов смежных ячеек

БП 7 в четных и нечетных циклах работы фильтра, Это позволяет полностью исключить дополнительные операции перезаписи информации, Цель достигается введением триггера 8, инвертора 9, эл-та И 10, эл-та ИЛИ 11, сумматора

12 и мультиплексора 13, с помощью которых производится преобразование базового адреса с БУ 5 для получения е требуемого исполнительного адреса для БП 7. 6 ил., 4 табл °

1 1 33800

И «обрете««ие относится к вычислительной технике и может быть использовано в цифровых системах обработки случайных процессов °

Цель изобретения — повышение быстродействия путем сокращения операций обращения к памяти.

На фиг ° 1 приведена структурная схема программно †управляемо цифрового фильтра; на фиг, 2 — структурная схема блока управления; на фиг. 3— структурная схема первого блока памяти; на фиг. 4 — структурная схема арифметического блока; на фиг . 5 структура командного слона; на фиr, 6 — временные диаграммы, поясняющие принцип работы, Программно-управляемый цифровой фильтр (фиг, 1) содержит блок 1 задания коэффициентов, перный блок 2 памяти, (БП2), вход 2- 1 первого блока 2 памяти, первый 2-2, второй 2-3> третий 2-4 и четвертый 2-5 управляющие входы первого блока 2 памяти, арифметический блок 3 (БАр3), первый 3-1 и второй 3-2 входы арифметического блока 3, первый 3-3, второй

3-4, третий 3-5 и четвертый 3-6 упранляющие входы арифметического бло- З0 ка, выходной регистр 4 (РгВых4), блок 5 управления (БУ5), первый 5-1, второй 5-2, третий 5-3 и четвертый

5-4 входы блока 5 управления, с первого по двенадцатый выходы (5-5)35 (5-16) блока 5 управления, адресный в««ход 5-17 блока 5 управления, первый мультиплексор 6, второй блок 7 памяти (БП7), счетный триггер 8, иннертор 9, элемент И 10, элемент

ИЛИ 11, сумматор 12, второй мультиплексор 13, шину 14 логического нуля и шину 15 логической единицы.

Блок 5 управления (фиг. 2) содер- 45 жит элемент И 16, триггер 17 (Тг17)

r генератор 18 импульсов, счетчик 19 адреса, блок 20 памяти микропрограмм, первый 21 и второй 22 мультиплексоры, регистр 23 команд, дешиф- 5О ратор 24, элементы 25 задержки, блоки элементов И 26 °

Первый блок 2 памяти (фиг, 3) содержит запоминающий блок 27 и счетчик 28 адреса (СчА28).

Арифметический блок 3 (фиг. 4) содержит регистр 29 коэффициентов (РгК29)> регистр 30 выборок (РгВЗО), умножитель 31, накапливающий сумматор

6 2

32 (Смl!к !2) > сумматор 33, первый 34 и второй 35 регистры (Рг35), Про гр аммно-управляемый цифр оной фильтр выполнен в соответствии с каскадной формой реализации цифровых рекурсивных фильтров с элементарными звеньями второго порядка. Работа каждого К-го элементарного знена производится по алгоритму, заданному раэностным уравнением

Х 2 (и) я Х (n i) Ь У (п j) =o (1)

Управление последовательностью работы программно-управляемого цифрового фильтра производится блоком 5 управления, представляющим собой микропрограммный антомат, Микропрограмма работы фильтра хранится н блоке 20, Перед началом фильтрации производится запись коэффициентов фильтра иэ блока 1 задания коэффициентов в первый блок 2 памяти, т,е, исходное программирование фильтра на нужную амплитудно-частотную характеристику (АЧХ), При этом на второй вход бло— ка 5 управления из блока 1 задания коэффициентов подается потенциальный сигнал логического нуля, запрещающий запуск микропрограммы через элемент И 16 и переключающий мультиплексоры 2) и 22 блока 5 в положение> при котором информационный нход регистра 23 команд блока 5 окаэывается подключенным к третьему входу 5-3 блока 5, а тактовый вход— к четвертому входу 5-4 блока 5, После этого начинается выполнение программы записи коэффициентов фильтра в первый блок 2 памяти, Командное слово, установленное в блоке 1 задания коэффициентов> через первый мультиплексор 21 блока 5 записынается в регистр 23 команд. Запись командного слова производится по тактовому импульсу, поступающему из блока 1 через второй мультиплексор 22 блока 5 на тактовый вход регистра 23 команд.

Командное слово (см, фиг, 5) состоит из кода и базового адреса, Программа записи коэффициентов для фильтра четвертого порядка, состоящего иэ двух звеньев нторого порядка, приведена в табл. 1.

Для записи коэффициентов используются всего дна типа команд: коман1 338006

40 да обнуления счетчика 28 адреса первого блока 2 памяти и накапливающего сумматора 32 арифметического блока 3 (обнуление накапливающего сумматора

32 необходимо н программе фильтрации (см. ниже) ); команда записи коэффициента в запоминающий блок 27 и прибавление единицы в счетчик 28 адреса первого блока 2 памяти, 10

В табл, 1 приняты следующие обозначения: П1(СчА>- содержимое ячейки первого блока 2 памяти, имеющей адрес, определяемый состоянием счетчика 28 адреса; И вЂ” число (коэффициент на входе 2-1 блока 2 памяти); Х—

1 значение безразлично, При записи в запоминающий блок 27 первого блока 2 памяти сначала заносятся коэффициенты первого элементарного звена фильтра, затем второго и т.д. Порядок расположения коэффициентов по каждому элементарному звену следующий: g «, g,, g Ü, „, -Ь, „.

Для выполнения цифровой фильтрации последовательно соединенными элементарными звеньями второго порядка запоминающий блок 27 первого блока 2 памяти должен содержать 5xL ячеек, где L — число каскадно нключенных звеньев, После записи всех коэффициентов на второй вход 5-2 блока 5 управления из блока 1 подается потенциальный сигнал логической единицы, в результате чего программно-упранляемый цифровой фильтр переходит в режим фильтрации входного сигнала, При этом первый 21 и второй 22 мультиплексоры блока 5 переключаются н положение, при котором информационный вход регистра 23 команд оказывается подключенным к выходу блока 20, а тактовый вход — к выходу генератора 18 импульсов блока 5. Одновременно разрешается прохождение запускающих импульсов с первого входа 5-1 блока 5 управления на триггер 17.

При поступлении запускающего импульса триггер 17 переходит в единичное состояние, на входе установки н ноль счетчика 19 появления "1", Счетчик 19 начинает счет импульсов генератора 18 (см. 36 на фиг, 6) и начинается выполнение внутренней программы устройства, хранящейся в блоке

20 (цикл обработки). Каждой иэ команд соответствует свой набор управляющих сигналов на выходах блока 5 управления, которые определяют необходимую последовательность выполнения операций н программно-управляемом цифровом фильтре, Управляющие сигналы на выходах блока 5 управления формируются следующим образом, В соотнетстнии с состоянием счетчика 19, на счетный нход которого поступают тактовые импульсы с генератора 18, на выходе блока 20 появляется командное слово, структура которого приведена на фиг, 5. Интервалы времени (для к-го такта), в течении которых адрес-,на выходе счетчика 19 н командное слово на выходе блока 20 остаются неизменными, представлены соответственно диаграммами 37 и 38 на фиг. 6.

Командное слово записывается в регистр 23 команд по заднему фронту импульса генератора 18 (.-.м. 39 на фиг ° 6). В соответствии с кодом ко1 манды на одном или нескольких выходах дешифратора 24 появляется импульс, длительность которого равна длительности команды (см, 40 на фиг. 6). Выходные сигналы дешифратора 24 стробируются задержанными на элементах 25 задержки импульсами генератора 18, После стробирования в блоках элементон И 26 на выходах блока 5 управления появляется один или несколько управляющих импульсов (см. 41,42,43 на фиг, 6), наличие и временная расстановка которых обеспечивают требуемую последовательность выполнения операций в программно-управляемом цифровом фильтре.

Временное положение импульса на диаграмме 41 соответствует второму, третьему и десятому выходам блока управления, а временные положения импульсов на диаграммах 42 и 43 — выходам 5-9, 5-10, 5-11 и 5-8, 5-12, 5-13 соответственно. Длительность нестробируемых управляющих сигналов на выходах 5-5, 5-15, 5-16 блока 5 равна длительности импульсов на выходах дешифратора 24 (см, 40 на фиг, 6), Набор необходимых управляющих сигналов, формируемых блоком 5 управления для каждого типа команд, приведен в табл. 2, а н табл, 3 приведена программа фильтрации для случая, когда фильтр состоит из двух звеньев второго порядка. В табл, 3 обозначены:

Рг К х Рг  — результат перемножения содержимого регистров 29 и 30 ! арифметического блока 3; Рг35:=См

5 133 запись со сдвигом в регистр 35 содержимого накапливающего сумматора

32 арифметического блока 3; Па (ИА)содержимое ячейки второго блока 7 памяти, имеющей исполнительный адрес, определяемый состоянием выхода сумматора 12.

Для реализации программы в втором блоке 7 памяти каждому элементарному звену фильтра отведены две ячейки для хранения значений входных сигналов данного звена, задержанных на два и один период частоты дискретизации, и две ячейки для хранения аналогичных значений выходного сигнала, Для считывания иэ второго блока 7 памяти на управляющие входы этого блока должны быть поданы сигнал логической единицы длительностью в целую команду, устанавливающий режим чтения (одиннадцатый выход 5-15 блока управления 5), и импульс считывания, При выполнении программы фильтрации под действием управляющих сигналов элементы программно-управляемого цнфрового фильтра работают в следующей последовательности (см. табл. 3).

Сначала сбрасываются (обнуляются) счетчик 28 первого блока 2 памяти и накапливающий сумматор 32 арифметического блока 3, после чего начинается формирование первого значения на выходе первого звена у,(п). Выполняется одновременно (в одной команде) считывание значений коэффициента g, и входного сигнала x,(n-2), задержанного на два периода, из первого 2 и второго 7 блоков памяти соответственно, которые по управляющему импульсу на пятом выходе 5-9 блока 5 управления записываются соответственно в регистры 29 и 30 арифметического блока 3 ° . Адрес ячейки, к которой производится обращение, определяется исполнительным адресом (ИА), поступающим на адресный вход второго блока 7 памяти с выхода сумматора 12 ° ИА формируется в зависимости от базового адреса (БА), поступающего на сумматор 12 с адресного выхода 5-17 блока 5 управления, и порядкового номера цикла, в котором выполняется фильтрация входного сигнала, Содержимое ячеек второго блока 7 памяти в трех смежных циклах работы программно-управляемого цифрового

8006

55 фильтра для первого и второго элементарных звеньев приведено в табл, 4.

Для тех ячеек, в которых информация обновляется в течение цикла, показано их содержимое в начале и конце цикла. Так как выходные отсчеты к-ro элементарного звена являются входными для (к+1)-го звена, то всего второй блок 7 памяти содержит 2(L+1) ячеек, На умножителе 31 содержимое регистров 29 и 30 перемножается, образуя величину g х,(n-2) на его выходе, а значит и на информационном входе накапливающего сумматора

32. Затем производится запись входного сигнала x,(n) в ячейку 1 второго блока 7 памяти, т.е. в ту ячейку, где ранее находилось значение х (n-2)

< (см. табл. 4, цикл n=l) . Для этого разрешается прохождение входного сигнала x, (n) с первого входа мультиплексора 6 на вход второго блока 7 памяти при наличии логического нуля на управляющем входе мультиплексора 6, поступающем с двенадцатого выхода 5-16 блока 5 управления, На второй управляющий вход второго блока 7 памяти подается сигнал логического нуля, обеспечивающий режим записи, после чего по импульсу, поступающему на первый управляющий вход второго блока 7 памяти> происходит занесение информации в ячейку по ИА, сформировавшемуся к этому моменту на адресном входе второго блока 7 ° Да-! лее выходное значение накапливающего сумматора 32 суммируется с его входным значением в сумматоре 33 арифметического блока 3 и по управляющему импульсу, поступающему на второй управляющий вход 3-4 арифметического блока 3 с шестого выхода 5-10 блока 5 управления, полученный результат записывается в регистр 34, Так как регистр 34 был сброшен в первой команде, то на выходе накапливающего сумматора образуется произведение

g, x <(п-2), К содержимому счетчика

28 прибавляется единица по управляющему импульсу, поступающему с четвертого выхода 5-8 блока 5 управления на четвертый управляющий вход первого блока 2 памяти. Операндами для второго умножения являются двоичный код коэффициента g < и значение входного сигнала х,(n-1), поступающие из вторых ячеек первого и второго блоков 2 и 7 памяти в ариф38006

7 13 метический блок 3, где они перемножаются, а полученное произведение

g „ x,(n-1) складывается с предыдущим числом, хранящимся в накапливающем сумматоре 32, В регистре 34 накапливающего сумматора 32 образуется величина g, х,(n-2)+g„ x,(n-l). Далее содержимое счетчика 28 первого блока памяти 2 увеличивается на единицу, На арифметический блок 3 поступает очередная пара сомножителей: g „ и х,(n) Полученное произведение

g х (n) складывается с ранее накопо« ленной суммой, в результате чего на выходе накапливающего сумматора 32 оказывается значение g х<(n-2) +

+g„x,(n- 1) + g,х,

b, и значение выходного сигнала элементарного звена, задержанное на два периода дискретизации, у<(n-2) (см. ячейку 3, цикл п=1, табл. 4). Полученное произведение — b < х<(n-2) прибавляется к накопленной ранее сумме: g, х, (п-2)+g„x < (n-1) g х, (n)

b,у, (n-2), Снова производится изменение содержимого счетчика 28 первого блока 3 памяти, На первый и второй входы арифметического блока 3 подаются код коэффициента — Ь « и значение выходного сигнала> задержанное на один период частоты дискретизации, у<(п- 1) (см. ячейку 4, цикл n=l табл. 4) ° По окончании умножения полученное произведение — Ь« у,(n- 1) суммируется с ранее накопленным числом. В результате на выходе накапливающего сумматора 32 арифметического блока 3 оказывается выходной сигнал первого элементарного звена у, (и) =g x,(n-2)+g„x,(n-1)+g x< (n)-Ь,у, (п-2)-Ь„у, (и-1) °

Содержимое счетчика 28 увеличива< ется на единицу. Значение у, (n) в два раза меньше истинного у, (n), Так как информация представлена в двоичной системе, то умножение на два равносильно сдвигу на один разряд влево (в сторону старших разрядов), Поэтому умножение y,(n) на два выполняется при записи в регистр 35, так как его разряды смешены на один разряд влево относительно разрядов регистра 34 арифметического блока 3. После записи в рег«с.<р 35, где образуется

50 у (n) производится сброс Hnx;ln:n«

=y„ (n), При этом на управляющий вход мультиплексора 6 поступает сигнал логической единицы, разрешающий прохождение сигнала с второго входа первого мультиплексора 6 на его выход. После того, как в регистр

35 арифметического блока 3 поступает значение выходного сигнала последнего элементарного звена y„(n), производится его перезапись в выходной регистр 4 по управляющему сигналу с девятого выхода 5-13 блока 5 управления, Значение y„(n) при этом сменяет находящееся там в течение всего периода дискретизации значение выходного сигнала у„(п-I). Одновременно с этим через второй вход первого мультиплексора 6 значение у (п) с выхода арифметического блока 3 заносится в второй блок 7 памяти на место yÄ(n-2). Завершает программу команда, в которой осуществляется сброс триггера 17 блока 5 импульсом, поступающим с последнего выхода дешифратора 24, в результате чего устанавливается в ноль счетчик 19, На этом цикл работы устройства заканчивается.

Работа программно-управляемого цифрового фильтра в следующем цикле (цикл m=1+1) выполняется по той же программе, однако ячейки, в которых хранятся значения задержанных на один и два периода дискретизации входных (выходных) сигналов, поменялись местами по сравнению с предыдущим цик9 133 лом (см. циклы m и 1 > табл, 4) . В последующем цикле rn+ I внонь происходит смена смежных четных и нечетных ячеек (см. табл. 4) так, что адресация совпадает с 1-м циклом и т,д, При работе программно-управляемого цифрового фильтра происходит смена информации в ячейках второго блока 7 памяти так, что в четные циклы работы адреса должны формироваться иначе, чем в нечетные циклы, причем правило смены адресов должно соответстновать табл, 4, чтобы исключить потери времени на перезапись информации.

Формирование исполнительного адреса ИА второго блока 7 памяти, поступающего на его адресный вход с выхода сумматора 12, производится с помощью базового адреса БА, подаваемого с адресного выхода 5-17 блока 5 управления, т,е, с адресных разрядов ре1 гистра 23 команд (см. фиг, 5) °

Для получения требуемого ИА н устройстве производится преобразование БА по следующему правилу: ИА=БА+

+1, если счетный триггер 8 находится и состоянии "1", а младший разряд

БА равен нулю, что соответствует нечетным циклам работы и четным номерам ячеек второго блока 7 памяти;

ИА=БА-I, если счетный триггер 8 находится в состоянии "1" и младший разряд БА ранен единице, что соответствует нечетным циклам работы и нечетным номерам ячеек второго блока 7 памяти; ИА=БА, если счетный триггер 8 находится н состоянии "0", что соответствует четным циклам работы.

Счетный триггер 8 меняет свое состояние на противоположное по запускающему сигналу на входе запуска, т,е, при переходе с одного цикла работы к следующему, Если счетный тоиггер 8 находится н состоянии ")" (нечетный цикл работы), а младший разряд БА и, соответственно, вход элемента 9 равны нулю, то ныходы элементов И IO и ИЛИ 11 равны единице.

Сигнал с выхода элемента И 10 поступает на вход переноса в младший разряд сумматора 12, на первый вход которого поступает БА, а к второму входу в этом случае оказывается подключенной шина 14 логического нуля, т ° е, код 0,0,0...,0, Подключение шины

14 логического нуля осуществляется

8006

5

40 через второй мультиплексор 13 под действием управляющего сигнала, ранного "1" и поступающего на второй вход второго мультиплексора 13 с выхода элемента ИЛИ 11. В итоге на выходе сумматора 12 формируется результат суммирования, равный БА+1. Если счетный триггер 8 находится в состоянии "1" и младший разряд БА равен единице, то выходы элементов И 10 и

ИЛИ 11 равны нулю. В этом случае на ныходе переноса в младший разряд сум— матора 12 действует "0", а к его второму входу подключается шина 15 логической единицы 15, т.е, код 1,1,... ,. °,1 в то время, как на первом входе сумматора )2 по-прежнему БА, Суммирование БА с содержимым шины 15 логической единицы равносильно вычитанию из БА единицы, так как — 1 в дополнительном коде представляется единицами во всех разрядах, В том случае, когда счетный триггер 8 находится в состоянии "0" (четный цикл работы), то независимо от того, чему равен младший разряд БА, на выходе элемента И 10 действует "0", а выход элемента ИЛИ 11 ранен "1" ° При этом на входе переноса в младший разряд сумматора 12 действует "0", а к второму входу подключается шина 14 логического нуля, Суммиронание БА, поступающего на первый вход сумматора 12 с нулевым кодом при отсутствии переноса на входе, дает на его выходе результат, равный БА, Таким образом, обеспечивается необходимый порядок смены адресов смежных ячеек второго блока 7 памяти в четных и нечетных циклах работы программно-управляемого цифрового фильтра, позволяющий полностью исключить дополнительные операции перезаписи информации.

Ф о р м у л а и з о б р е т е н и я

Программно-управляемый цифровой фильтр, содержащий первый мультиплексор, первый вход которого является нходом программно-управляемого цифрового фильтра, блок задания коэффициентов, первый блок памяти, ныход которого соединен с первым входом арифметического блока, второй блок памяти, выходной регистр, вход которого объединен с вторым входом мультиплексора, а ныход является выходом

13380 программно-управляемого цифрового фильтра, и блок управления, первый вход которого является входом запуска программно-управляемого цифрового фильтра, причем первый, второй, тре5 тий и четвертый выходы блока управления соединены соответствующими управляющими входами первого блока памяти, пятый, шестой, седьмой и восьмой выходы блока управления — соответственно с первым, вторым, третьим и четвертым управляющими входами арифметического блока, девятый выход блока управления — с входом записи выходного регистра, десятый и одиннадцатый выходы блока управления— соответственно с первым и вторым управляющими входами второго блока памяти, а двенадцатый выход блока управления соединен с управляющим входом первого мультиплексора, о т л и— ч а ю шийся тем, что, с целью повышения быстродействия путем сокращения количества операций обращения к памяти, введены сумматор, второй мультиплексор, счетный триггер, инвертор и элементы И и ИЛИ, причем второй, третий и четвертый входы

Таблица 1

Командное слово

М п/и

Содержание

Обнуление СчА 28 и СмНк 32

СчА: =О

См Нк:=О

Запись коэффициента g < в БП 2 по нулевому адресу, увеличение содержимого СчА 28 íà l

П1(СчА):=И

Сч A:=Ñ÷À+1

Запись коэффициента g « 2 по первому адресу, увеличение содержимого СчА 28 на 1

П I СчА>: =И

СчА:=СчА+!

П!(СчА :=И

Запись коэффициента g, в БП 2 по второму адресу, увеличение содержимого

СчА 28 на 1

СчА:=СчА+1

Запись коэффициента -b« 2 по третьему адресу, увеличение содержимого СчА 28 на 1

П! (СчА): =И

СчА:=СчА+1

Запись коэффициента -Ь„ в БП 2 по четвертому адресу, увеличение содержимого СчА 28 на 1

П1(СчА): =И

СчА:=СчА+1

Код ко- Базовый Обозначение манды адрес

06

12 блока управления соединены с соответствующими выходами блока задания коэффициентов, четвертый выход которого соединен с входом первого блока памяти, адресный выход блока управления соединен через сумматор с адресным входом второго блока памяти, вход которого подключен к выходу первого мультиплексора, а выход — к второму входу арифметического блока, выход которого соединен с входом выходного регистра, вход счетного триггера подключен к первому входу блока, управления, инверсный выход счетного триггера соединен через элемент ИЛИ с управляющим входом второго мультиплексора, первый и второй входы которого подключены к шинам логического нуля и логической единицы соответственно, а выход соединен с вторым входом сумматора, прямой выход счетного триггера соединен через элемент И с объединенными вторым входом элемента ИЛИ и входом переноса сумматора, а второй вход элемента И соединен через инвертор с младшим разрядом адресного выхода блока управления, I

Выполняемые операции в команде!

1 338006

Продолжение табл,1

Командное слово

1 п/и

Код ко- Базовый Обозначение манды адрес

Содержание

II1

7 1

СчА :=СчА+1

П I (СчЛ): =И

8 1

СчА: =СчА+ I

П1(СчА>:=И

СчА :СчА+1

П1(СчА):=И

10 1

СчА :=СчА+1

П1(СчА):=И

11 1

СчА : =СчА+1

Таблица 2

Название команды

Код коФ и/и

5-5 5-6 5-7 5-8 5-9 5- 10 5-11 5- 12 5- 13 5-14 5-15 5-16 ман1 Обнуление СчА 28 и СМ НК 32 0

0 0 Г 0 0 0 0 Л 0 0 0 0

0 Г1. 0 Л. 0 0 0 0 0 0 0 0

2 Запись в БП 2 1

3 Чтение из БП 2 иБП7

2 I Jl. .0 0 Il. 0 0 0 0 Л. 0 !

4 Запись входного сигнала в БП 7 3

0 0 0 0 0 0 0 0. 0 Д. I 0

5 Накопление прои зве де ний в

БАр 3 и модификация СчА 28 4

0 0 0 Л 0 Jl 0 0 0 0 0 0

6 Запись результата в Pr 35 БАр 3 со сдвигом, обнуление См Нк 32 5

0 0 0 0 0 0 Д. Il 0 0 0 0

6 0 0 0 0 0 0 0 0 0 Л. 0 0

7 Запись выходного сигнала в

БП 7

Выполняемые операции в команде

Запись коэффициента я в БП 2 по пятому адресу, увеличение содержимого СчА 28 на 1

Запись коэффициента g < в БП 2 по шестому адресу, увеличение содержимого СчА 28 на 1

Запись коэффициента я в БП 2 по седьмому адресу, увеличение содержимого СчА 28 на 1

Запись коэффициента -b« HII 2 по восьмому адресу, увеличение содержимого СчА 28 íà I

Запись коэффициента -Ь, в БП 2 по девятому адресу, увеличение содер Мого СчА 28 на 1

15

1338006

Продолжение табл,2

Ф и/п

Название команды

Код ко5-5 5-6 5- 7 5-8 5-9 5- 10 5- 1 1 5- 1 2 5- 1 3 5- 1 4 5- 1 5 5- 16 ман7 0 0 0 0 0 0 Л 0 0 0 0 0

8 0 0 0 0 0 0 0 0 rL .П. 0 0

l0 Останов микропрограмьаа 9 0 0 0 0 0 0 0 0 0 0 0 0

П р и м е ч а н и е. 0 и 1 обозначают соответственно нулевое и единичное состояние на выходах блока 5 управления, длительностью в целую команду> знаком Jl1 — обозначено появление в команде соответствующего управляющего импульса.

Таблица 3 омандное слово (ИА дв. система од ко- EA Четный Нечетный Обозначение анды )(дв.сист. цикл цикл

Обнуление СчА28 н СмНк 32

СчА:0

Х Х! 0

СмНк: О

Чтение g, иэ БП 2, х,(n-2) иэ БП7 запись в РгК 29 и РгВ 30

РгК: П1 СчА>

001

000

2 2

000

РгВ; П2сИА>

Запись входного сигнала х,(п) в БП 7 на место x (n-2) П2с ИАх: =Вход

00 l

000

000

3 3

Накопление в СмНк 32 В„x<(n-2)

Модификация адреса в СчА28

См: См+РгКхРгВ

4 4

СчА:-СчЛ+1

Чтение g „ иэ БП2, х,(п-1) из

БП7 и запись РгК 29 и РгВ 30

OO I

000

РгК: =П I <: СчАх

5 2

001

РгВ:=П2сИА) См: См+РгкхРгВ

CuA:=СчЛ+ 1

Чтение g иэ БП2, х,(n) иэ

БП7 и запись в РгК 29 и РгВ 30

001

000

PrK:=П1СчАх

000

7 2

РгВ:=П2 ИА>

См:=См+РгКхРгВ

8 4

СчЛ:ОCчA+1

0 IO

011

010

P гК: =П!аСчАэ

Чтение -Ь„из БП2, у, (и-2) иэ

БП7 н запись в РгК 29 н РгВ 30

РгВ: =П2<ИА1

8 Зались результата в Рг 35 БАр

3 без обнуления

См Нк 32

9 Запись выходного сигнала в Рг

Вых, 4 и БП7

Накопление в СмНК32, х, (n-2)+g„х, (п- I)

Модификация адреса в СчА28

Накопление в сумматоре СмНк32

g, х,(п-2)+g„x <(ï-I)+g«, х,(п)

Модификация адреса в СчА 28

l7

1338006 (ИА дв. система

n/n

Выполняемые операции в команде

Обозначение Содервание и коьечентарии

Командное слово

Код ко- БА манды (дв. сист.

Четный Нечетный цикл ци кл

См:«См+РгКхРгВ

IO 4

Х Х Х

СчА:СчА+!

РгК:=П! СчА

011 O I I 010

ll 2

Ргй: П7 ИА

См: =См+РгКх1 гВ

l2 4

13 5

См: =О

РгК: «П Ic ГчА

l4 2

O I O O I O O l l

РгВ:«П2<ИАт

l5 6

П2сИА>: «Рг35

010 010 011

l6 4

См:«См+РгКхРгВ

СчА: «СчА+ 1

l7 2

0 l I 011 010

РгК:«П!аСчА

РгВ:«П2сИА).

118 4

См:«См+РгКхРгВ

СчА: СчА+ 1

l9 2

010 010 011

РгК: «П lc CuAr

PrB:«П2<ИАг

20 4

100 100 10 1

21 2

22 4

См:«См+РгКхРгВ

СчА:«СчА+1

РгК: «П1ССчАг

10 IO I 100

23 2

РгВ: «П2(ИА) См:«См+РгКхРгВ

24 4

25 7

СМ: 0

СчА:«СчА+! !

Рг 35: См

См: См+РгКхРгВ

СчА: «СчА+ 1

P гК: «П!аСчАг

РгВ: «П2сИА r

СчА: СчА+ I

Pr35: См

Продолжение табл,З

Накопление в СмНк32

g x, (и-2) +g „x, (п- ) +g«x, (и)

Ь „ у,(п-2)

Модификация адреса в СчА28

Чтение - Ьч иэ БП2, у, (п-I) иэ

БП7 н запись в РгК 29 и РгВ 30

Накопление в СмНк32 у, (n) g„x, (и-2)+

+g „x, (и-I)+g«x,(ï)-Ь, х, (и-2)-b„х (и-1)

Модификация адреса в СчА28

«

Запись у, (и) в Pr35 са сдвигом и обнуление СмНК32

Чтение g, иэ БП2, x, (n-2)«у, (n-2) из БП7 и запись РГК 28 н РгВ 30

Запись у< (п) в БП7 на место у, (n-2) Накопление в СмНк32 g>, x(n-2)

Модификация адреса в СчА28

Чтение g г иэ БП2, х, (и-1) «

«у, (и-1) иэ БП7 и запись в РгК29 и PrB 30

Накопление в СмНк32

8 гг хг(п-2)+8, х (и-1)

Модификация адреса в СчА28

Чтение g иэ БП2, х (и) у, (n) из БП7 и запись в PrK 29 и РгВ 30

Накопление в СмНк32 ггхг(п-2)+В,г x(n 1)+8«гх(п)

Модификация адреса в СчА 28

Чтение — Ь г иэ БП2, уг (п-2) иэ БП7 и запись в РгК29 и РгВ 30

Накопление в СмНк32 g хг (n-2)+

+g

Модификация адреса в СчА28

Чтение — Ь, иэ БП2, у г (и-1) из БП7 и запись в РгК29 и PrBÇO

Накопление в СмНк32 уг (и)

В гг" г(" ) В г "г(" 1)+go "г(п)

Ь,г Yr n-2 ) -b|г у, (и-1 )

Модификация адреса в СчА28

Запись у (и) в Pr35 со сдвигом и обнуление СмНк32

13380()(le!,одолжение тп 0<.ч. (ИА дв. система

Выполняемые операции в команде омаидное слово

Содержание и хо2ечентарии

Обоэначеиие

26 8 100 100 10! Ргйых:»Рг35 Запись у (и) в выходнои регистр

4

PrBHX4 и БП7 на место у (п-2)

П2 г !А: »Рг 35

Сброс в БУ5 Тг17, выэывакхций прекращение обработки до очередного эапуска

Тг: »О

27 9

Таблица 4

Четный цикл пгщ<-1

Не ч е т ный цикл r<»m»1+ 1!

1< Четный цикл п»1 яч.

Содержание ячейки БП7 БА Содержание ячейки БП7 БА

Содержание ячейки БП7 БА

1 000 х,(1-2) ; y,(!) 000 х,(m- !) 001 х, (г-2) х,(г) 000 х,(г- l ) 2 001 x, (l- I ) 001 х, (и-2) Х, (m) 000

001

3 010 у, (1-2): у, (1)»х (1) 010 х 2(1-2) у,(щ-!) х (m-I) Ol I

010 у<,(г- l)»x (r-1) у,(m)»x,(m) OIO

011

4 011 у, (1-1) х (1-I )

011 у (r 2) : у (г) у (1-2) . y,(1)

6 I 0 I (1 !) IOO

lO1 у (m-I)

100

IOl y (m 2) .

< г- 1)

01 у (m) 100

Хiff $4

51!

1 од хо- БА анды (дв. сист.

Четный ци кл

Нечетный ци кл у, (m-2)= х. (m-2) у, (r-2)» у, (r) х,(г-2) х,(г) 1 338006

Фж У

Составитель С. Музычук

Редактор Н, Киштулинец Техред В.Кадар Корректор Л. Бескид

Закаэ 4142/53 Тираж 901

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Лроиэводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4