Запоминающее устройство с многоформатным доступом к данным

 

Изобретение относится к вычислительной технике, к разделу запоминающих устройств, и может быть использовано в вычислительных системах с параллельной обработкой информации. Целью изобретения является расширение области применения устройства за счет обеспечения плавающего формата доступа к даннь1М. Устройство содержит блок 1 памяти, блок 2 мультиплексоров данных, регистр 3 адреса, регистр 4 типа обращений, сумма Гор 5 по модулю два, регистр 6 адреса начального бита, преобразователь 7 кода, блок 8 мультиплексоров адреса, блок 9 элементов И, блок 10 счетчиков и регистр 11 сдвига данных. Применение запоминающего устройства для систем машинной графики, цифровой обработки изображений существенно повысит его эффективность за счет со .кращения количества обращений к памяти для целого ряда задач. Наибольший эффект достигается в тех вычислительных системах, где считанные из памяти данные преобразуются затем в последний код, например в растровых дисплейных системах. 7 ил. W со ел ю ел Х)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU,„, 134525 (бд 4 G 11 С 15/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4059912/24-24 (22) 19.03.86 (46) 15.10.87. Бюл. Ф 38 (71) Ленинградский электротехнический институт им.В.И.Ульянова (Ленина) (72) В.И.Грищенко, В.В.Каверзнев, Е.А.Метлицкий и А.N.Ïåðâèöêèé (53) 681,327.6(088.8) (56) Авторское свидетельство СССР

В 1200341, кл. G 11 С 15/00 1984.

Патент США 3800289, кл. 340-172,5, 1974. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С МНОГОФОРМАТНЫМ ДОСТУПОМ К ДАННЫМ (57) Изобретение относится к вычислительной технике, к разделу запоминающих устройств, и может быть использовано в вычислительных системах с параллельной обработкой информации.

Целью изобретения является расширение области применения устройства за счет обеспечения плавающего формата доступа к данным. Устройство содержит блок 1 памяти, блок 2 мультиплексоров данных, регистр 3 адреса, регистр 4 типа обращений, сумматор 5 по модулю два, регистр 6 адреса начального бита, преобразователь 7 кода, блок 8 мультиплексоров адреса, блок 9 элементов И, блок 10 счетчиков и регистр 11 сдвига данных. Применение запоминающего устройства для систем машинной графики, цифровой обработки иэображений существенно повысит его эффективность за счет со.кращения количества обращений к памя- . ти для целого ряда задач. Наибольший ф эффект достигается в тех вычислительных системах, где считанные из памяти данные преобразуются затем в последний код, например в растровых дисплейных системах. 7 ил.

1343? 59

Изобретение огносится к вычислительной технике, к разделу запоминающих устройств, и может быть использовано в вычислительных системах с параллельной обработкой информации.

Цель изобретения — расширение области применения устройства за счет обеспечения плавающего формата доступа к данным.

На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг, 2 варианты доступа и. формат адреса модулей памяти для предлагаемого запоминающего устройства; на фиг ° 3— таблица размещения данных в памяти ! с многоформатным доступом; на фиг. 4— таблица входных и выходных сигналов преобразователя кода (а) и один из вариантов реализации преобразователя .кода (б); на фиг. 5 — структура блока мультиплексоров адреса и данных; на фиг. 6 — логическая схема, распределяющая коды по счетчикам в зависимости от типа обращения; на фиг. 7— соединение адресных входов микросхем памяти с соответствующими шинами.

Запоминающее устройство с многое форматным доступом к данным, представленное на фиг, 1, содержит блок памяти 1, блок 2 мультиплексоров данных, регистр 3 адреса, регистр 4 типа обращений, сумматор 5 по модулю два, регистр 6 адреса начального бита, преобразователь кода 7, блок 8 мультиплексоров адреса, блок 9 элементов И, блок счетчиков 10 и регистр 11 сдвига данных. Блок памяти содержит W модулей памяти, каждый из которых имеет объем 2 бит, где k вЂ”К целое положительное число (2 » W),; регистр адреса начального бита имеет ту же разрядность, что и регистр адреса и равен log>W; преобразователь кода осуществляет преобразование двоичного кода, задаваемого в регистре адреса начального бита, в единичный унитарный код, блок мультиплексоров адреса осуществляет диадные сдвиги разрядного вектора и является идентичным блоку мультиплексоров данных; блок элементов И построен на элементах И, коммутирует "единицы на соответствующие входы счетчиков в зависимости от типа обращения (строки или столбцы); блок счетчиков содержит

2 x W счетчиков, общая разрядность которых определяется емкостью используемого запоминающего устройства; регистр сдвиг» имеет W разрядов, он применяется для восстановления требуемого порядка бит в слове.

Фиг. 2 иллюстрирует доступ к данным в запоминающем устройстве, построенном в соответствии с предлагаемой блок-схемой.. Как видно из фиг. 2.а, предлагаемая блок-схема делает возможной адресацию каждого бита

10 данных в памяти с многоформатным доступом с числом модулей памяти, равным 8. Как видно из таблицы, для нулевой строки и нулевого столбца используется линейный порядок размещения данных. Для этого случая модификация адреса в соответствующих счетчиках является тривиальной: по коду номера начального бита слова определяются счетчики тех модулей памяти, адрес которых должен быть модифицирован на единицу. Например, пусть номер начального бита в регистре адреса начального бита равен (101)!. Это значит, что при обращении к нулевому столбцу в счетчиках адреса

5 информации, что позволяет реализовать плавающий формат обращения к данным (фиг, 2.а и 2.б). При такой организации памяти к формату кода адреса добавится поле, определяющее местоположение начального бита внутри указанного квадрата со стороной И (фиг. 2,в). Разрядность этого поля определяется как log W, а для его хранения служит регистр 6 адреса начального бита. !

Адресация данных в запоминающем устройстве такова, что адреса смежных квадратов со стороною W, в которых

25 располагается требуемая информация, о т л и ч а ю т с я друг от друга на единицу. Причем, лри обращении к строкам это различие будет в адресе по горизонтали, а при обращении к столбцам — в адресе по вертикали.

Это значит, что в случае размещения требуемых данных в двух смежных квадратах (фиг. 2.а, 2.б), на одну часть модулей памяти требуется подача первоначального адреса, а на оставшуюся — адреса, модифицированного на единицу. Поэтому в предлагаемом устройстве адресные входы модулей памя ти, идентифицирующие требуемый квад-!

10 рат со стороной W имеют индивидуальную адресацию через соответствующие счетчики.

На фиг. 3 представлено размещение

1345259 по вертикали модулей памяти 5, 6, 7 сохраняется первоначальный адрес, а в соответствующих счетчиках модулей памяти О, 1, 2, 3, 4 потребуется

5 адрес, модифицированный на единицу.

Функцию формирования единиц выполняет преобразователь кода. Таблица входных и выходных кодов преобразователя представлена на фиг. 4.а. Подобное 10 преобразование выполняется довольно просто и может быть реализовано с помощью обычного дешифратора кода и нескольких схем ИЛИ (фиг. 4.б).

На фиг. 3 видно, что линейный спо- 15 соб размещения данных соответствует только нулевым строкам и столбцам.

Для других строк и столбцов используется диадный способ размещения данных, который потребовал в схеме наличия блока мультиплексоров адресов. Его назначение — упорядочение нулей и единиц по соответствующим счетчикам в зависимости от порядка размещения данных. Блок мультиплек- 25 соров адреса 8 идентичен блоку мультиплексоров данных 2 и имеет с ним совместное управление (фиг. 5).

Назначение блока 9 элементов И состоит в коммутации нулей и единиц 30 на соответствующие счетчики (адреса по вертикали или горизонтали) в зависимости от типа обращения (столбцы или строки). По своей структуре это (2 x W) двухвходовых эле35 мента И; один из входов каждого элемента И соединен с соответствующим выходом блока мультиплексоров адреса, а второй вход связан с одним из двух выходов схемы И, вырабатываю- 40 щей признак обращения (строки или столбцы) в зависимости от содержимого регистра типа обращения (фиг. 6) .

Блок памяти 1 состоит из И микРо- 45 схем памяти; адресные входы которых имеют соединение, показанное на фиг. 7. Весь формат адреса, подаваемого на вход микросхем, состоит из трех полей. Первое поле (А) служит для реализации непосредственно многоформатного доступа, т.е. возможности обращения к данным по строкам и столбцам. В этом случае на блок микросхем поступают две шины — х и у.

По шине подается адрес, определяющий номер строки или столбца в заданном квадрате, Значения кодов шины у получаются после поразрядного сложения по модулю два кодов S и х с помощью сумматора 5 по модулю два у = 8 + х

t выражением (2) А (у+пN+) v (x+nN )..

Из выражения (2) следует, что если вектор S полностью нулевой, то у + = х+ и на всех адресных входах микросхем памяти будет один и тот же код х+, что соответствует выборке строки. Если S полностью единичный вектор, то из (2) следует, что у» =х+, а выражение (2) преобразуется к виду (3) А =х, Из (3) следует, что при одном и том же Х на всех микросхемах памяти выбираются биты по разным адресам. Это соответствует режиму обращения к столбцам.

Следующие 2 адресных поля микросхем памяти служат для задания требуемого квадрата в общем объеме памяти и имеют индивидуальную адресацию.

Данные, считанные с блока памяти, "перетасованы" в соответствии с таблицей размещения, представленной на фиг. 3. Для приведения их к требуемому порядку служит блок мультиплексоров данных, структура и управление которого полностью совпадает с блоком мультиплексоров адреса (фиг. 5).

На выходе блока мультиплексоров упорядоченные по битам данные циклически сдвйнуты на число разрядов, определяемое двоичным кодом регистра адреса начального бита. Например, если содержимое указанного регистра равно (101), то на выходе блока где S — код типа обращения.

В этом случае правило подключения адресных входов в блоке памяти следующее: адресные входы А" = а „, с1„, ..., d микросхем памяти с

+ номером N = п,, п, ... °, п, соединяются с соответствующими проводами шины у у -,, у 7 j ° уо если в соответствующих разрядах двоичного номера данной микросхемы есть

1, а остальные входы соединяются с соответствующими проводами шины х", схема такого соединения описывается

1345259 мультиплексоров (фиг. 5) данные будут представлены так:

7 а 1 2 9 !

1 2 3 4 5 6 7 8

Чтобы получить окончательное упорядочение, необходимо произвести циклический сдвиг данных влево на три разряда. Для этой цели в схему введен регистр сдвига, управление которым осуществляется через преобразователь кода.

Рассмотрим работу схемы на кон, кретном примере. Пусть число микросхем памяти равно 8. Это значит, что регистры адреса типа обращений, адреса начального бита имеют разрядность три. Размещение данных по микросхемам представлено на фиг. 3.

Адрес выбираемого квадрата (фиг. 2. а), где располагается начальный бит слова, заносится в 16 счетчиков — по два счетчика на каждую микросхему.

Разрядность счетчиков определяется объемом модулей памяти. Блоки мультиплексоров адреса и данных имеют три яруса перестановок ° Рассмотрим два режима работы схемы.

Режим чтения данных по строкам.

В этом режиме содержимое регистра типа обращений нулевое. Пусть содержимое регистра адреса равно (010), а регистра начального бита-(101) .

На выходе сумматора по модулю два код у» будет совпадать с кодом х+ (фиг. 7). Из таблицы размещения (фиг. 3), видно, что при указанном содержимом регистров данные d d < d, находящиеся соответственно в микросхемах памяти 7, 4, 5 (строка 2 фиг, 3), расположены в одном квадрате (фиг. 2.a), а данные d » d,, dg, d, d4 (микросхемы 2, 3, О, 1, 6) - в другом, адрес которого на единицу больше. Таким образом, необходимо модифицировать. счетчики микросхем 2, 3, О, 1, 6. Согласно таблицы (фиг. 4.а), на выходе преобразователя кода имеем код (11111000)> .

Этот код подается на вход блока мультиплексоров данных, имеющим управление от регистра адреса, то есть х;ф) = ф, х(1) = I, х(2)=Ф.

В случае подачи на любой ярус управления блока мультиплексоров нуля, коммутация сигнала идет по штриховой линии, в случае единицы — по сплошной. Нетрудно проследить, что при заданных условиях на выходе блокам мультиплексоров адреса код изменится на (11110010)2, т.е. модификации будут подвергнуты счетчики микросхем памяти с номерами О, 1, 2, 3, 6, что и требуется. Так как регистр типа

10 обращений содержит признак обращения по строкам, то модифицированы будут только счетчики, формирующие адрес по горизонтали. Данные, считанные с блока памяти будут расположены в следующем порядке (в соответствии с табл. фиг. 3).

d, d d, d d, d d

20 После прохождения блока мультиплексоров порядок следования данных будет следующим

О 1 1 3 „5 С 1, 25

Однако, помня о том, что начальным с битом слова является d, следует сдвинуть циклически данные на 5 разрядов влево или на 3 разряда вправо. Таким

30 образом, окончательно по выходе регистра сдвига данные будут представлены так: «5 d< d do 1 г 3 4

Режим чтения данных по столбцам.

В этом случае содержимое регистра типа обращений единичное, Так как размещение дачных в памяти (фиг. 3)

40 симметрично в обоих направлениях, то работа схемы будет аналогична предыдущему варианту, за исключением изменения содержимого шины У+(фиг. 7) с х на х

Введение в схему регистра 6 адре-! са начального бита, преобразователя кода 7, блока мультиплесоров адреса

8, блока 9 элементов И, блока счетчика 10, регистра сдвига 11 незначительно усложняет схему, но дает значительное преимущество по сравнению с известным устройством. Применение данного запоминающего устройства для систем машинной графики, цифровой обработки изображений существенно повышает его эффективность за счет сокращения количества обращений к памяти для целого ряда задач.

Наибольший эффект достигается в тех!

345259 обеспечения плавающего формата доступа к данным, в него введены регистр адреса начального бита, преобоаэователь кода, блок мультиплексоров адре 5 са, блок элементов И, блок счетчиков и регистр сдвига, причем выход регистра адреса начального бита подключен к входу преобразователя кода, выход которого подключен к информационному входу блока мультиплексоров адреса, выходы которого подключены к одним из входов блока элементов И, выходы которых соединены со счетными

15 входами блока счетчиков, выходы которого соединены с адресными входами группы блока памяти, управляющие входы блока мультиплексоров адреса подключены к выходу регистра адреса, 20 другие входы блока элементов И соединены с выходом регистра типа обращений, управляющий вход регистра сдвига соединен с выходом преобразователя кода, а информационные вычислительных системах, где считанные из памяти данные преобразуются затем в.последовательный код, например, в растровых дисплейных системах.

Формула из обре те ни я

Запоминающее устройство с многоформатным доступом к данным, содержащее регистр типа обращений, регистр адреса, сумматор по модулю два, блок мультиплексоров данных и блок памяти, причем выход регистра типа обращений соединен с одним из входов сумматора по модулю два, выход которого соединен с первым адресным входом блока памяти, выход регистра адреса соединен с другим входом сумматора по модулю два, управляющим входом блока мультиплексоров данных и вторым адресным входом блока памяти, выходы которого подключены к информационным входам блока мультиплексоров данЙМ х, о т л и ч а ю щ ее с я тем, что, с целью расширения области применения устройства за счет

25 входы регистра сдвига подключены к выходам блока мультиплексоров данных.

1345259 юо

070

err

f00

TN батю

Арсу/У7сl"бум//

117 / 77+ бУЛ фиГ3 а

Aixaa au boa

О g0 0 РППС

1 100 0000

1 1 1 8 gggd

1 11 f ОПР по

1 7 7 1 7 g

1 T 1 7 1 7 7 ф:> ф

g/риимыи бЮ РР1 Р1Р Р1 1 (й7 fPf 770 117

1345259

° °

° °

°

1345259

Составитель . . Фокина

Редактор И. Сегляник ТехредЛ. ердюкова Коррск-ор р

-т И. Шароши

Заказ 4927/51

Тираж 587 Подписное

ВНИИПИ Г осударственного комитета СССР по пелам изобретений и открытий

113035, М осква, М(- 35, Раупская :аб., д. 4:..

/s

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,