Генератор псевдослучайной последовательности

 

Изобретение относится к импульсной технике и может быть использовано в вычислительной технике, системах автоматического управления и системах передачи информации. Цель изобретения - расширение функциональных возможностей - достигается за счет обеспечения регулирования периода, формируемой псевдослучайной последовательности . Для этого в генератор псевдослучайной последовательности введены второй счетчик 2 импульсов, второй блок 7 памяти, сумматор 8 по модулю два и регистр 9. Кроме того, устройство содержит первый счетчик 1, генератор 3 тактовых импульсов, сумматор 4,первый блок 5 памяти и блок & управления. Изменение длительности, генерируемой последовательности осуществляется сменой информации в блоке 7 памяти. Функциональная схема и поэлементный состав блока 6 управления , а также временные диаграммы, поясняющие работу устройства,приводятся в описании изобретения. 3 ил. (Л 0н W 4 1 о: Cfl до/х

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11), А1 (51) 4 Н 03 К 3/84

Ъ:» ,, ъ(-, .

:: "?

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOPCHOMY СВИДЕТЕЛЬСТВУ алых (21) 3966281/24-21 (22) 08.10.85 (46) 23.10.87. Бюл. Р 39 (71) Краснодарское отделение Всесоюзного научно-исследовательского института источников тока (72) Ю.В. Юрченко (53) 621.374.2(088.8) (56) Варакин Л.Е. Теория сложных сигналов. — М.: Советское радио, 1970, с. 201 — 207.

Авторское свидетельство СССР

Ф 959076, кл. G 06 F 7/58, 1981. (54) .ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ (57) Изобретение относится к импульсной технике и может быть использовано в вычислительной технике, системах автоматического управления и системах передачи информации. Цель изобретения — расширение функциональных возможностей — достигается за счет обеспечения регулирования периода . формируемой псевдослучайной последовательности. Для этого в генератор псевдослучайной последовательности введены второй счетчик 2 импульсов, второй блок 7 памяти, сумматор 8 по модулю два и регистр 9. Кроме того, устройство содержит первый счетчик 1, генератор 3 тактовых импульсов, сумматор 4,первый блок 5 памяти и блок 6 управления. Изменение длительности . генерируемой последовательности осуществляется сменой информации в блоке 7 памяти. Функциональная схема и поэлементный состав блока 6 управления,а также временные диаграммы, поясняющие работу устройства, приводятся в описании изобретения. 3 ил.

1347165 2 с, 10

20

Изобретение относится к импульсной технике и может быть использовано в вычислительной технике, системах автоматического управления -и системах передачи информации.

Целью изобретения является расширение функциональных возможностей за счет обеспечения регулирования пери-, ода формируемой псевдослучайной последовательности.

На фиг. 1 представлена структурная схема генератора псевдослучайной последовательности; на фиг. 2 — временные диаграммы работы блока управления; на фиг. 3 — схема блока управления.

Генератор псевдослучайной последовательности (фиг. 1) содержит первый 1 и второй 2 счетчики импульсов, генератор 3 тактовых импульсов, сумматор 4, первый блок 5 памяти, блок 6 управления, второй блок 7 памяти, сумматор 8 по:модулю два, регистр 9, информационный вход которого соединен с выходом первого блока 5 памяти и входом сумматора 8 по модулю два, выход которого соединен с информационным входом первого блока 5 памяти, адресные входы которого соединены с соответствующими выходами сумматора 4, входы первой группы входов которого соединены с соответствующими выходами второго счетчика 2 импульсов, вход синхронизации которого соединен с пятым выходом блока 6 управления и входом установки сумматора 8 по модулю два, вход синхронизации которого соединен с первым выходом блока 6 управления, второй выход которого соединен с входом синхронизации первого блока 5 памяти. Выход генератора 3 тактовых импульсов соединен с входом синхронизации блока 6 управления и входом синхронизации первого счетчика 1 импульсов, установочный вход которого соединен с третьим входом блока 6 управления, входы которого соединены с соответствующими выходами первой группы выходов второго блока 7 памяти, адресные входы которого соединены с соответствующими выходами первого счетчика 1 импульсов. Выходы второй группы выходов соединены с соответствующими входами второй группы входов сумматора 4. Четвертый выход блока 6 управюйния соединен с входом синхронизации регистра 9.

Блок 6 управления (фиг ° 3) содержит дешифратор 10, схему укорочения импульса, состоящую из последователь-, но соединенных RC- öåïè, первого 11 и второго 12 элементов НЕ, и схему формирования импульсов, состоящую из последовательно соединенных третьего элемента НЕ 13 и элемента И 14. Соединение выходов блока 6 управления с другими блоками устройства показано соответствующей нумерацией выходов блока 6 управления (фиг. 3).

Генератор псевдослучайной последовательности работает следующим образом.

В момент времени t (фиг. 2) пер1 вый счетчик 1 импульсов и сумматор 8 по модулю два находятся в нулевом состоянии. Содержимое i-й ячейки перного блока 5 памяти поступает на вход сумматора 8 по модулю два. В момент времени t по импульсу с первого выхода (фиг. 2 б ) блока 6 управления информация с выхода первого блока 5 памяти записывается в сумматор 8 по модулю два. В момент времени t> по импульсу с выхода генератора 3 тактовых импульсов (фиг. 2 o) происходит смена состояния первого счетчика 1 импульсов. При этом на выходах второй группы выходов второго блока 7 памяти устанавливается относительный адрес j-й ячейки блока 5 памяти, информация с выхода которого в момент времени t по импульсу с первого выхода (фиг. 2 б) блока 6 управления складывается по модулю два с информацией, записанной ранее в сумматоре 8 по модулю два. В момент времени t происходит смена состояния первого счетчика 1 импульсов, а на выходе второго блока 7 памяти устанавливается относительный адрес К-й ячейки, содержимое которой суммируется с содержимым сумматора 8 по модулю два в момент времени t >. Одновременно по импульсу с четвертого выхода (фиг. 2 3) блока 6 управления осуществляется запись информации с выхода блока 5 памяти в регистр 9, т.е. смена информации на выходе устройства. В момент времени t после смены состояния счетчика 1 импульсов на выходе второго блока ? памяти устанавливается относительный адрес ячейки блока 5 памяти, в которую:записывается сформированное в сумматоре

8 и= модулю два значение псевдослу1347 чайной последовательности. Запись производится в момент времени tz no импульсу (фиг. 2 g) с второго выхода блока 6 управления. В момент времени t смена состояния счетчика 1

5 импульсов инициирует появление на третьем выходе (фиг. 2е) блока 6 управления импульса обнуления счетчика

1 импульсов. После установки счетчика 1 импульсов в нулевое состояние в момент времени t на пятом выходе (фиг.2в) блока 6 управления формируется импульс обнуления сумматора 8 по модулю два и смены базового адреса (для сложения его с относительным адресом .с выхода блока 7 памяти в сумматоре 4) на выходе счетчика 2 импульсов. Далее цикл генерации нового значения псевдослучайной последовательности повторяется. Изменение длины генерируемой последовательности осуществляется сменой информации в блоке 7 .памяти. ф о р м у л а изобретения

Генератор псевдослучайной последовательности, содержащий генератор тактовых импульсов, выход которого соединен с входом синхронизации первого счетчика импульсов, сумматор по модулю два, выход которого соединен с информационным входом первого блока памяти, о т л и ч а ю щ и и с"я тем, что, с целью расширения функциональных возможностей за счет обеспе165 4. чения регулирования периопа формируемой псевдослучайной последовательности, в него введены второй счетчик импульсов, второй блок памяти, регистр, блок управления и сумматор, причем выходы второго счетчика импульсов соединены с первой группой . входов сумматора, первая группа выходов второго блока памяти соединена с соответствующими входами блока управления, информационный вход регистра соединен.с выходом первого блока памяти и входом сумматора по модулю два, вход, синхронизации которого соединен с первым выходом блока управления,второй выход которого соединен с входом синхронизации первого бло,ка памяти, адресные входы которого соединены с соответствующими выходами сумматора, вторая группа входов которого соединена с второй группой выходов второго блока памяти, адресные входы которого соединены с выходами первого счетчика импульсов, вход установки которого соединен с третьим выходом блока управления, вход синхронизации которого соединен с выходом генератора тактовых импульсов,. вход синхронизации регистра соединен с четвертым выходом блока управления, пятый выход которого соединен с входом установки сумматора по модулю два и с входом синхронизации второго счетчика импульсов.

1347165

Составитель Ю. Бурмистров

Техред И.Попович Редактор И. Шулла

Корректор А. Тяско

Заказ 5127/51

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

От

Йниа ейск

Тираж 899

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

lJ