Устройство импульсного регулирования мощности в @ -фазной сети без нейтрали

 

Изобретение относится к электротехнике и предназначено для дискретного регулирования мощности в электротермических установках. Цель изобретения - обеспечение независимости величины периода импульсного регулирования от дискретности регулирования и улучшение динамических характеристик регулятора. В данном устройстве независимо от дискретного регулирования интервал регулирования длительностью задается не более двух полупериодов сетевого напряжения,чем и обеспечивается уменьшение запаздывания . 1 табл,, 4 ил. оо 00 00 о О5 N)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1348806 А 2 (gg 4 G 05 F 1/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 596930 (21) 3959159/24-07 (22) 02. 10.85 (46) 30.10.87. Бюл. Ф 40 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) В.А.Скоржепа, В.В.Вдовиченко и Н.А.Оболенцев (53) 621.316.727(088.8) (56) Авторское свидетельство СССР

В 596930, кл. С 05 F 1/66, 1976. (54) УСТРОЙСТВО ИМПУЛЬСНОГО РЕГУЛИРОВАНИЯ МОЩНОСТИ В m-ФАЗНОИ СЕТИ БЕЗ

НЕЙТРАЛИ (57) Изобретение относится к электротехнике и предназначено для дискретного регулирования мощности в электротермических установках. Цель изобретения — обеспечение независимости величины периода импульсного регулирования от дискретности регулирования и улучшение динамических характеристик регулятора. В данном устройстве независимо от дискретного регулирования интервал регулирования длительностью задается не более двух полупериодов сетевого напряжения,чем и обеспечивается уменьшение запаздывания. 1 табл,, 4 ил.

1348806 2

Изобретение относится к электротехнике, предназначено для дискретного регулирования электрической мощности F электротермических установках, лодключенных к трехфазной сети переменного тока без нейтрали, и является усовершенствованием изобретения по авт.св. М 596930.

Целью изобретения является обеспечение независимости величины периода импульсного регулирования от дискретности регулирования и улучшение динамических характеристик регулятора путем уменьшения запаздывания.

На фиг. 1 изображена функциональнан схема устройства импульсного регулирования мощности; на фиг. 2 нременные диаграммы работы устройства;на фиг. 3 — функциональная схема накапливающего сумматора;на фиг.4функциональная схема распределителя.

Устройство импульсного регулирования мощности н m-фаэной сети без нейтрали (фиг. 1) содержит синхронизатор 1, соединенный своими входами с шинами А, В, С сети 2, а выходом с входом первого счетчика 3, выход которого соединен с входом формирователя 4 импульсов управления, выход формирователя 4 соединен с входом трехтактного распределителя 5,синхровходом триггера 6. Выходы распределителя 5 соединены с вторыми входами соответствующих схем И 7,8, 9,первые входы которых подключены к соответстнуюшим выходам синхронизатора 1, третьи входы — к прямому выходу триггера 6, а выходы — к входам шифратора 10, выходы которого подключены к входам управляемых вентилей 11, 12, 13, подключенных последовательно с частями 14,15,16 нагрузки к сети 2. Кроме того, вход второго счетчика 17 соединен через элемент ИЛИ 18 с выходами схем И 7,8,9, выход подключен к входу "Установка нуля" триггера . 6. Шифратор 10 содержит элементы ИЛИ 19, 20, 21, входы которых соединены с его входами,причем с первым входом соединены входы элементов 19 и 20, с вторым — входы элементов 20 и 21, с третьим — входы элементов 21 и 19, а их выходы являются выходами шифратора. Шины 22 сигнала интервала регулирования под— ключены к паралле Iüíûì входам первого накапливающего сумматора 23, к параллельным входам второго накапли5

55 ваюшего сумматора ?4 подключены шины

25 сигнала управления, а к выходам элемент ИЛИ 26.

Синхронизатор 1 может быть выполнен н виде инвертора,на вход которого подают выпрямленное днухполупериодное ограниченное по амплитуде до

5 В сетевое напряжение.

Счетчики 3, 17 и формирователь

4 импульсов управления могут быть выполнены по схеме счетчика, работающего в режиме делителя частоты с изменяемым коэффициентом деления.

Каждый из накапливающих сумматорон 23 и 24 может быть выполнен по схеме фиг. 3 и включает в себя иразрядный двоичный сумматор, состоящий из и одноразрядных двоичных сумматоров 27 — 30 и п-1-разрядного регистра на основе п- 1 синхронных

D-триггеров, причем первые входы одноразрядных двоичных сумматоров являются параллельными входами накапливающего сумматора, вторые нходы соединены с .прямыми входами соответствующих синхронных D-триггеров;а выходы S первых и-1 одноразрядных сумматоров соединены с информационными входами соответстнующих D-триггеров,сихровходы которых соединены с тактовым входом накапливающего сумматора.

Выходы суммы и переноса и-го одноразрядного двоичного сумматора являются параллельными выходами накапливающего сумматора.

Распределитель 5 может быть выполнен по схеме фиг. 4 на основе сдвигового регистра.

Устройство импульсного регулирования мощности в m-фаэной сети без нейтрали работает следующим образом.

При появлении напряжения на шинах

2 сети синхронизатор 1 генерирует синхроимпульсы,совпадающие с моментами переходов через нуль напряжений фаз сети, которые поступают на вход счетчика 3 и на перные входы соответствующих элементов 7,8,9.Счетчик

3 формирует импульсы синхронизации формирователя 4 делением частоты входных синхроимпульсов на целое число.

Импульсы синхронизации поступают на вход формирователя 4, который формирует интервал импульсного управления мощностью, длительность которого равна такому числу полупериодов сетевого напряжения, которое сформиро1 3и8Н06

Ь

P — P — Р т «с < A

55 вано в накапливающем сумматоре 2 1 и записано в формирователе 4. Каждый тактовый импульс управления на входе формирователя 4 коммутирует в наг( рузку единичный импульс мощности с длительностью Т, кратной длительности полупериода сетевого напряжения (фиг. 2).

Тактовые импульсы управления поступают на вход распределителя 5, чередующего порядок подключения схем

7-9 к входам синхронизатора 1 во времени. Одновременно тактовые импульсы поступают на вход синхронизации триггера 6, который принимает состояние своего информационного Рвхода, которое равно "1", если хотя бы на одном из параллельных выходов накапливающего сумматора 24 присутствует "1". При этом сигнал прямого выхода триггера U поступает на все схемы 7-9 совпадения, снимая запрет их включения. Для включения любого элемента 7-9 необходимо совпадение во времени сигналов "1" на всех входах. Например, если в предыдущий момент времени до прихода такгового импульса был подключен элемент 9,то после прихода импульса распределитель 5 переключается в последующее состояние и подключает элемент 7, отключив элемент 9. Последующий тактовый импульс подключает элемент 8, отключив элемент 7 (сигналы П, П и

С соответственно на фиг. 2) и т.д.

В любом случае на выходе каждой из схем 7-9, подключенной в данный момент распределителем 5, последовательно во времени появляются импульсы, синхронные с моментами перехода через нуль напряжений соответствующих фаз сети. Так,при включении элемента 7 на ее выходе появляются импульсы,синхронные с напряжением U> сети, на выходе элемента 8 при ее включении — импульсы, синхронные с напряжением U, на выходе элемента

ВC

9 — импульсы, синхронные с напряжением U . Количество импульсов в сд течение интервала Т между двумя

1<актовыми импульсами управления определяется интервалом времени, в течение которого триггер 6 находится в состоянии "1" и который задается основанием счета счетчика 17, равным числу, сформированному накапливающим сумматором 24. На вход счетчика 17 через элемент ИЛИ 18 поступают им« пь< ь< lt, < выход< в эл< ментов 7,8 и и< 9. Сч< тчик 17 попсчитьи<ает число импульсов на выходе этих схем в соответствии с основанием его счета,после чего в момент окончания последнего импульса счета выдает сигнал U и на установку в нуль триггера 6,запирая элементы 7-9 и ограничивая число импульсов, пропускаемое в течение интервала Т „ в нагрузку.

Импульсы с выходов элементов 7,8 или 9 поступают на входы шифратора

10, с его выходов подаются на входы управляемых вентилей 11 — 13. Каждый импульс поступает на входы двух элементов ИЛИ из трех, имеющихся в шифраторе,включая в течение полупериода сетевого нагряжения два вентиля из трех. Например, импульсы на выходе элемента 7, совпадающие по фазе с моментами перехода через нуль напряжения Б сети, поступают на входы схем 19 и 20, одновременно включая вентили 11 и 12 (сигналы U u

11

Г< на фиг. 2) и подключая части

14 и 15 нагрузки к фазам А и В сети в течение одного полупериода сети каждый. Импульсы на выходе схемы 8, синхронизированные с напряжением Б

Вс сети, одновременно поступают на входь; вентилей 12 и 13 (сигналы U u

12

L,„), подключая части 15 и 16 íà*pys ки к фазам В и С сети, а импульсы на выходе схемы 9 подключают аналогично части 16 и 14 нагрузки к фазам С и А сети.

Таким образом, устройство осуществляет чередование (порядок) использования фаз сети и потребления от этих фаз во времени

Возможен и иной (обратный) порядок подключения фаз P - P — P P

<< В Ьс «В — что достигается изменением направления переключения распределителя 5 ..

Рассмотрим теперь способ формирования накапливающими сумматорами

23 и 24 чисел, являющихся уставками для формирователя 4 и счетчика 17 соответственно и поступающих на их параллельные входы.

Идея способа формирования уставок, позволяющего обеспечить независимость величины периода импульсного регулирования от дискретности регулиро1348806 новременно. вания и уменьшить запаздывание, заключается в следующем.

В начале каждого интервала регулирования в устройство поступают и-разрядные двоичные коды сигнала управления и числам М, равного 1/D,ãäå

D — - дискретность регулирования .Устройство по основному авт.св.

У 596930 отрабатывает задание, пропуская в нагрузку N элементарных посылок мощности (в частном случае полупериодов сетевого напряжения) из

М, составляющих интервал регулирования.

В предлагаемом устройстве вместо чисел М и N для регулирования исФ + пользуются уставки M N, явля ющиеся старшими разрядами чисел М и

N соответственно, и устройство за интервал регулирования, равный М полупериодам сетевого напряжения,пропускает в нагрузку И полупериодов.

Образовавшиеся при этом остатки (M-M" 2 ) и (N-N " 2") запоминаются и учитываются в следующий интервал регулирования путем сложения их с числами M N.

Операции выделения старших разрядов и учитывания младших в следующем интервале регулирования производятся в накапливающих сумматорах.

Рассмотрим работу устройства в целом на конкретном примере (для простоты понимания в десятичном коде).

Пусть N = b, М = 14.Записав числа

N u M в виде 06 и 14 соответственно, выделим их старшие разряды: N

О, M" = 1, которые в качестве уставок поступают на параллельные входы счетчика 17 и формирователя 4 соответственно. Первый синхроимпульс с выхода синхронизатора 1 через счетчик 3 (примем его основание счета равным 1) поступает на вход формирователя 4, содержимое которого равно

1, вычитает единицу,и на выходе формирователя 4 появляется сигнал, переключающий распределитель в следующее состояние и поступающий на тактовые входы накапливающих сумматоров

23 и 24. Однако ни на одном из выходов элементов 7-9 сигнала не появляется,так как в счетчике 17 записан нуль, а следовательно, прямый выход триггера 6 находится в нулевом состоянии, запирая элементы 7-9 од5

ИТак, в первый интервал регулирования, равный одному полупериоду сетевого напряжения, импульс мощности в нагрузку не поступает.

Остатки N-N 2 = 6 и М-M" 2, ю,% 1

4 записаны сооответственно в накапливающих сумматорах 24 и 23.Сигнал формирователя 4 поступает на тактовые входы накапливающих сумматоров 23 и 24, при этом происходит операция сложения в накапливающем сумматоре 23 (14 + 4 = 18), в накапливающем сумматоре 24 (6 + 6 = 12), и на параллельные входы формирователя 4 и счетчика 17 поступают старшие разряды М - N = 1 а остатки

% (М-М 2 )= 8 и (N-N 2 ) = 2 остат ются соответственно в накапливающих сумматорах 23 и 24. В счетчик 17 записывается единица. Единица с параллельных выходов накапливающеro сумматора 24 через схему ИЛИ 26 поступает на информационный вход триггера

Второй синхроимпульс вычитает из формирователя 4 записанную единицу, и появляющийся на его выходе сигнал поступает на распределелитель,переключая его в следующее состояние (например, подается 1 на вход элемента 8) и на синхровход триггера 6, опрокидывая его в единичное состояние. При этом открывается элемент

8, на управляющие входы тиристоров (12 и 13) поступает сигнал, тиристоры отпираются, и в части нагрузки

15 и 16 поступает импульс мощности.

Сигнал с выхода схемы 8 через элемент 18 поступает на вход счетчика

17,содержимое которого равно "1", вычитая из него единицы,и сигнал,появляющийся при этом на выходе счетчика 17, опрокидывает триггер 6 в нуль, запирая элементы 7-9.

Итак, во второй интервал регулирования длительностью один полупери. од сетевого напряжения в нагрузку поступает импульс мощности, что и соответствует коэффициенту деления

К = N /М = 1 1.

Этим же сигналом формирователя 4, поступающим на тактовые входы накапливающих сумматоров 23 и 24, в них формируются числа 6+ 2=8 и 14+8=

22 соответственно. Старшие разряды — О и M"= 2 записываются соответственно в счетчике 17 и формирователе 4.

1348806

Количество пропущенных в нагСодержимое накапливающего сумматоПорядковый номе интервала регули рования полу риод сете го н жени рузку полупера

23 24 риодов сетевого напряжения

0 6 4

1 2 8

0 8 2

1 4 6

3,4

6,7

0 0

Из 14 полупериодов сетевого напряжения в нагрузку пропускается б,что

Третий и четвертый синхроимпульсы поступая на вход формирователя 4, уменьшают его содержимое до нуля и появляющийся на его выходе сигнал переключает распределитель 5 в следующее состояние, подавая "1" на вход элемента 9. Но так как в счетчике 17 записан нуль, триггер 6 тоже находится в нулевом состоянии, элементы 7,8 и 9 заперты, и эа интервал регулирования, равный двум полупериодам сетевого напряжения,в нагрузку импульсы мощности не поступают,что и соответствует коэффициенту деления К = N "/M =О/2.

Продолжая рассуждать аналогично занесем результаты в таблицу.

Как видно иэ таблицы, за пять интервалов регулирования,максимальный из которых ранен двум полупериодам сетевого напряжения, в нагрузку пропускается три полупериода сетевого напряжения из семи, а в накапливающих сумматорах 23 и 24 записаны нули, т.е. погрешности предыдущих интервалов регулирования полностью отработаны.

Продолжив таблицу увидим,что из следующих семи полупериодов сетевого напряжения в нагрузку пройдут три. и соответствует исходному заданию

N = 6; M = 14; K = 6/14.

Отметим основную особенность схе- i мы. Так как остаток, состоящий из (п-1) младших разрядов п-разрядного двоичного слова, не может превьпиать

2 " — 1, то сумма этого остатка с данным двоичным словом не может превы10 шать (2 -1) + (2" — 1) = 2 t +

+ 2" -2.

Выделение разрядов старше степени (п-l) эквивалентно делению числа на 2". Поэтому старшие разряды п

15 (п+1)-й суммы числа с предыдущим остатком, являющиеся уставкой для счетчика 17 и формирователя 4, не могут превышать

n+> и

2 + 2 + 2 1

3 — — < 3.

2 2h 1

Таким образом, максимальная устав25 ка равна ближайшему меньшему целому числу, т.е. двум.

Следовательно, независимо от дискретности регулирования формирователь

4 в предлагаемом устройстве задает

30 интервал регулирования длительностью не более двух полупериодов сетевого напряжения, чем и достигается независимость интервала регулирования от дискретности и улучшение динамичесЗ5 ких характеристик регулятора путем уменьшения запаздывания. формула изобретения

4р Устройство импульсного регулирования мощности в m-фаэной сети без нейтрали по авт.св. к 596930, о тл и ч а ю щ е е с я тем,что, с целью обеспечения независимости вели4> чины периода импульсного регулирова. ния от дискретности регулирования и улучшения динамических характеристик путем уменьшения запаздывания, в него введены два накапливающих сумматора и элемент ИЛИ, триггер снабжен третьим входом, причем первый вход служит входом синхронизации, второй вход — входом Установка нуля третий вход — информационным входом, второй счетчик выполнен с управляющим входом, тактовые входы накапливаю щих сумматоров и вход синхронизации триггера подключены к выходу формирователя импульсов, параллельные вы9 1348806

l0 ходы суммы и переноса старшего раз- ционным входом триггера, параллельряда первого накапливающего суммато- ные входы первого накапливающего сумра соединены с параллельными вхо- матора подключены к шинам сигнала дами формирователя импульсов, а вто- интервала регулирования, а паралрого накапливающего сумматора — с лельные входы второго накапливающепараллельными входами второго счет- го сумматора подключены к шинам сигчика и через элемент ИЛИ с информа- нала управления.

1348806 и>

"9

IC

Рн

Фие. 2

7а спой

ЮлМ ь

° ь

Ъ ь

% ь

Фиг.З

Составитель О.Парфенова Редактор А.Маковская Техред М.Ходанич

Корректор В.Бутяга

Заказ 5189/47 Тираж 862

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская íà б., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4