Устройство для контроля блоков оперативной памяти

 

Изобретение относится к вычислительной технике и может быть использовано для контроля работоспособногти блоков оперативной памяти. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения режима визуального наблюдения результатов контроля по всем адресам многоразрядных блоков памяти. Устройство содержит блок управления формирователи 2,3, объединенные в формирователь 4 эталонных данных, формирователь сигналов координатной сетки 5, блок 6 сравнения, регистр 7 признаков сбоев, преобразователь 8 код - напряжение, формироя тсль 9 сигнала неисправности , элемент И 10, элемент ИШ1 11 и коммутатор 1 2 . 4 ил , С со 4 00 со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1348912

А1

1511 4 С 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3869849/24-24 (22) 19.03.85 (46) 30,10,87, Бюл. У 40 (72) A.Â.Ñîëoâüåí, А.Л.Второв и В.В,Куканов (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

Ф 898508, кл. G 11 С 29/00, 1979.

Авторское свидетельство СССР

Ф 855739, кл. С 11 С 29/00, 1980, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ОПЕРАТИВНОЙ ПАМЯТИ (57) Изооретение относится к вычисли тельной технике и может быть использовано для контроля работоспособногти блоков оперативной памяти. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения режима визуального наблюдения результатов контроля по всем адресам многоразрядных блоков памяти, Устройство содержит блок 1 управления, формирователи

?,3, объединенные в формирователь 4 эталонных данных, формирователь сигналов координатной сетки 5, блок 6 сравнения, регистр 7 признаков сбоев, преобразователь 8 код — напряжение, формироватл ь 9 сигнала неисправности, элемент И 10, элемент ИЛИ 11 и

<оммутатор 12, 4 ил, 1348912

35 импульсы синхро и а)(ии, которые подаются ца вход сипхрс низации блока

34 памяти и н» iсрвьи. вход форм f()o

Изобретение относится к вычислительной технике и может быть использовано для контроля работоспособности блоков оперативной памяти, 5

Целью изобретения является расширение функциональных воэможностей устройства эа счет обеспечения режима визуального наблюдения результатов контроля по всем адресам многораэрядньж блоков памяти, На фиг, приведена схема устройства для контроля блоков оперативной памяти; на фиг ° 2 — схема коммутатора; на фиг. 3 — схемы блока управления и формирователя сигнала неисправности; на фиг, 4 — схема формирователя эталонных данных.

Устройство (фиг.l) содержит блок

1 управления, формирователи 2 и 3, 20 обьединенные в формирователь 4 эталонных данных, формирователь 5 сигналов координатной сетки, блок 6 сравнения, регистр 7 признаков сбоев, преобразователь 8 код — напря- 25 жение, формирователь 9 сигнала неисправности, элемент И 10, элементы

ИЛИ ll и коммутатор 12, Коммутатор 12 (фиг,2) содержит дешифратор 13 со стробирующим входом З0 и мультиплексор 14 со стробирующим входом.

Блок 1 управления (фиг.3) содержит счетчик 15 адреса (двоичный счетчик с коэффициентом пересчета 1/и, где n — разрядность кода, адреса), двухвходовые элементы И вЂ” 1!Е 16-19, и И 20 % 21, элемент 22 задержки, синхронный D-триггер 23, RS-триггер

24, генератор 25 ° 40

Формирователь 9 сигнала неисправности (фиг ° 3) содержит счетчик 26 и триггер 27, Формирователь 4 эталонных данных (фиг.4) содержит дешифратор 28,муль- 45 типлексор 29, двоичный счетчик 30, разрядность которого определяется длительностью цикла Запись/Чтение счетчик 31 циклов и двоичный счетчик

32 с переменным коэффициентом пересчета, иннертор 33.

На фиг,l показан также контролируемый блок 34 памяти, Принцип работы устройств» следующий.

Блок управления вырабатывает вателя сигнала неисправности, Кроме того, блок 1 управления вырабатывает управляющие сигналы, которые запускают формирователь 5 сигналов координатной сетки и формирователь 4 эталонных данных.

По управляющим сигналам блока I управления формирователь 5 сигналов координатной сетки (выполненный, например в виде обычного двоичного счетчика) вырабатывает адресные коды, начиная с нулевого, и последовательно увеличивает их на единицу до максимального, представляющего собой единицы со всех разрядов кода, Затем он вновь возвращается к нулевому адресному коду и т.д. Причем младшие разряды адресного кода соответствуют адресным разрядам блока

34 памяти, следующий разряд используется для синхронизации осциллографа, а старшие разряды служат для выбора коммутатором 12 одного из информационных входов-выходов многоразрядного блока 34 памяти, Формирователь 2 (фиг,4) по управляющим сигналам блока 1 управления вырабатывает последовательность нулей и единиц, которая через формирователь 3 поступает на третий вход коммутатора 12, При поступлении на его первый вход сигнала "Запись, который вырабатывается по управляющим сигналам блока 1 управления, тестовая последовательность проходит через коммутатор 12 на соответствующий информационный вход-выход блока 34 памяти, Сигнал "Запись" в то же время поступает и на вход "Зались/Чтение" блока

34 памяти (WE) в результате бсуществляется запись тестовой последовательности, После записи этой последовательности по одному входу-выходу осуществляется считывание ° При этом с четвертого выхода блока 1 управления сигнал Чтение" поступает на вход

"Запись/Чтение" блока 34 (WE) и первый вход коммутатора 12, Считываемая с того же входа-выхода блока 5 тестовая последовательность поступает через коммутатор 12 на второй вход блока 6 сравнения. !la первый ее вход подается эталонная последовательность с выхода формирователя 4, При совпадении счиTníèoé пoc.: едoвательности с эталонной на выходе блока 6 сравнения сохраняется "1", не превышающая

13489) 2 работу блока 1 управления. При появлении сбоя появляется "О", работа блока управления 1 прерывается. Регистр 7 признаков сбоев фиксирует адрес, по которому произошел сбой, раз5 ряд, в котором он произошел, и запускает формирователь 9 сигнала неисправности. Он формирует сигнал "Запуск" блока 1 управления. Если сбой случайный, то по истечении 0,5-5 с после сигнала "Запуск" устройство переходит к контролю по следующим адресам и разрядам блока 34 памяти.

При контроле для определения области устойчивой работы блока 34 меняется напряжение питания на границах допустимых зон. При появлении сбоя регистр 7 фиксирует адрес, по которому произошел сбой, и разряд, в котором он произошел. Формирователь 9 с периодом Т = 1 с подает сигнал "Запуск" на блок 1 управления до тех пор, пока питающее напряжение не достигает значения, при котором 25 блок 34 памяти работает устойчиво, В режиме контроля хранения информации при кратковременном отключении питания устройство работает следующим образом. 30

Осуществляется запись любого теста (тяжелый код, шахматный порядок", "бегущая единица") в блок 34, После кратковременного отключения питания осуществляется считывание °

При появлении сбоя регистр 7 фиксирует адрес, по которому произошел сбой, и разряд, в котором он произошел.Формирователь 9 с периодом Т = 1 с выдает сигнал Запуск на блок 1 управ- 40 ления.

Для визуальной оценки работоспособности ОЗУ отключается фиксация адреса, по которому произошел сбой.

Адресные коды преобразуются преобра- 45 эователем 8 код — напряжение (ЦАП) в напряжения, которые управляют отключением луча осциллографа по оси Y а один из старших разрядов кода адреса служит для синхронизации осцил- 50 лографа, таким образом формируется растр, Записываемая тестовая последовательность проходит через элемент

И 10, элемент ИЛИ 11 на вход 2 осциллографа, На его экране наблюдается структура записываемой тестовой последовательности (например, в левой половине экрана). При этом на втором входе элемента И 10 присутствует сигнал "1" (" Запись" ), а на втором входе элемента ИЛИ 1! — "О" (выход коммутатора 12 закрыт) .

Считываемая тестовая последовательность проходит через коммутатор

12 и элемент ИЛИ ll вход Z осциллографа. На экране наблюдается качественная структура считываемой последовательности (например, в правой половине экрана), При этом на втором входе элемента И 10 присутствует сигнал "0" (" Чтение" ), Он блокирует прохождение эталонной тестовой последовательности на вход Z осциллографа в режиме "Чтение, Таким образом осуществляется возможность одновременного наблюдения записываемой и считываемой тестовых последовательностей на экране осциллографа °

Формирователь сигнала неисправности 9 (фиг.3) работает следующим образом.

При поступлении сигнала сбоя от регистра 7 формирователь 9 запрещает формирование синхроимпульсов на генераторе 25 блока 1 управления, а следовательно, и фррмирование тестовой последовательности. Если сигнал сбоя отсутствует, на выходе триггера 27 стоит сигнал„ удерживающий счетчик 26 в нулевом состоя ии.

При этом выход элемента И 16 удерживается в состоянии I" и синхроимпульсы от генератора 25 поступают на первый выход блока 1 управления.

Если появится сигнал 60 1) то через синхронный D-триггер .?, исклочающий принятие формирователем 9 ложно сформированного асинхронного <-..гнала сбоя, на установочный вход счетчика 26 приходит сигнал, р .решающий счет синхроимпульсов, При -)ереполнении счетчика 26 сигнал с его выхода поступает на второй вход эл мента

И 16 и запрещает в режиме "Ч". ние" формирование синхроимпульсов, Если длительность сигнала сбоя не превьппает выбранного интервала времени, то сбой считается случайньс., При этом счетчик 26 снова устанавливается в 0, удерживая генератор

25 в режиме "Запуск", Формула изобретения

Устройство для контроля блоков оперативной памяти, содержашее форми-. рователь эталонных д;и ных, вход кото)348912

h иноооолоционнмн

Ы0он - Ищбон Оду рого соединен с выходом строба данных блока управления, а выход подключен к первому входу блока сравнения

Н к первому информационному входу регистра признаков сбоев, второй информационный вход которого соединен с выходом блока сравнения и с входом признака сбоя блока управления, Bbl ход строба адреса которого подключен 0 к входу формирователя сигналов координатной сетки, выходы которого соединены с входами преобразователя код — напряжение, с управляющим входом регистра гризнаков сбоев и являются адресными выходами устройства, выход регистра признаков сбоев соединен с информационным входом формирователя сигнала неисправности, синхровход которого подключен к синхро- 2р выходу блока управления и является выходом выборки па.1 ти устройства, выход сигнала запи."» блока управления является одноимс ..iм выходом ус f ройства, а вход з,п . Кр- блока управ- 25 ления соединен с выходом формирователя сигнала неисправности, выход преобразователя код — напряжение является первым управляющим выходом устройства, а один из выходов формирователя сигналов координатной сетки является синхровыходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения режима визуального наблюдения результатов контроля по всем адресам многоразрядных блоков памяти, в устройство введены элемент И, элемент ИЛИ и коммутатор, причем первый вход элемента И и первый вход выборки коммутатора соединены с выходом формирователя эталонных данных, второй вход элемента И и второй вход выборки коммутатора подключен к выходу сигнала записи блока управления, адресные входы коммутатора соединены с выходами формирователя сигналов координатной сетки, выход коммутатора подключен к второму входу блока сравнения и к второму входу элемента ИЛИ, первый вход которого соединен с выходом элемента И, а выход является вторым управляющим выходом устройства, входы-выходы коммутатора являются информационными входами-выходами устройства.

1348912

Составитель О. Исаев

Редактор Т.Лазоренко Техред М. Ходанич

Корректор И.Муска

Заказ 5196/52 Тираж 587 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, P ушская наб,, д.4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул.11роектная, и