Анализатор состояний приемника цикловой синхронизации

 

Изобретение относится к электросвязи и обеспечивает повышение помехозащищенности приема цифровой информации. Анализатор содержит блок 1 заряда, состоящий из триггера 16, элемента И 9 и ключа 14, резисторы 2-5, пороговый блок (ПБ) 6, элементы И 7, 8, 10, конденсатор 11 и ключи 12, 13, 15. В режиме установления синхронизма на прямом выходе ПБ 6 (выходе устр-ва) присутствует нулевой потенциал, который запреща- , ет работу элементов И 7, 9. Высокий потенциал на втором выходе ПБ 6 разрешает работу элементов И 8, 10. При поступлении на вход анализатора первого отклика на кодовую комбинацию, совпадающую по виду с синхронизирующим сигналом, начинается отсчет длительности цикла, совпадающего с периодом следования истинного синхронизирующего сигнала, Триггер 16 формирует сигнал рассогласования. При положит, напряжении на прямом выходе триггер 16 через открытый ключ 15 происходит заряд конденсатора П. При положит, напряжении на инверсном выходе триггера 16 через открытый ключ 13 и резистор 2 происходит разряд конденсатора 11. При достижении напряжением на конденсаторе 1I порогового уровня ПБ 6 на его выходе формируется высокий потенциал , соотв. установлению синхронизма , 1 з.п. ф-лы, 2 ил. i (Л С ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК.(su 4 Н 04 L 7/04

1, NcLc69+gg

° 1l ° ° Г- . )

t .", Ц,f rl, » ц

° ° » ° . С-.1-ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCKOMV СВИДЕТЕЛЬСТВУ

Ю

° ей

° °

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3817750/24-09 (22) 29.11.84 (46) 07,11.87. Бюл. У 41 (72) В. Ф, Зенкин и А, А. Силкин (53) 661.394.662.2(088.8) (56) Gray Т, R., Pan Т. W. Using . Didit Statistics to Word-Frame PCM

Signals. — Ihe Bell System Technical Tornal, 1964, чо1. XLIII, У 6, . й1я. 13.

I (54) АНАПИЗАТОР СОСТОЯНИЙ ПРИЕ ЯИКА

ЦИКЛОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к электросвязи и обеспечивает повышение помехозащищенности приема цифровой информации. Анализатор содержит блок

1 заряда, состоящий из триггера 16, элемента И 9 и ключа 14, резисторы

2-5, пороговый блок (ПБ) 6, элементы И 7, 8, 10, конденсатор ll и ключи 12, 13, 15. В режиме установления синхронизма на прямом выходе

ПБ 6 (выходе устр-ва) присутствует

„„SU„„1350838 A i нулевой потенциал, который запреща- . ет работу элементов И 7, 9. Высокий потенциал на втором выходе ПБ 6 разрешает работу элементов И 8, 10. При поступлении на вход анализатора первого отклика на кодовую комбинацию, совпадающую по. виду с синхрбнизирующим сигналом, начинается отсчет длительности цикла, совпадающего с периодом следования истинного синхронизирующего сигнала, Триггер 16 формирует сигнал рассогласования.

При положит. напряжении на прямом выходе триггер 16 через открытый ключ 15 происходит заряд конденсатора 11. При положит ° напряжении на инверсном выходе триггера 16 через открытый ключ 13 и резистор 2 происходит разряд конденсатора 11, При достижении напряжением на конденсаторе 11 порогового уровня ПБ 6 на его выходе формируется высокий потенциал, соотв. установлению синхронизма, 1 з.п. ф-лы, 2 ил.

1350838 (10

20 ци кле цча та блока (фиг, циклов новлен состоя

Изобретение относится к эпектрасвязи и может использоваться в приемниках цикловой синхронизации многоканальных цифровых систем передачи.

Цель изобретения — повьш ение помехоэащищенности приема цифровой информации.

На фиг ° 1 приведена структурная электрическая схема анализатора состояний приемника цикловой синхронизации; на фиг. 2 — временные диаг-раммы, поясняющие его работу,.

Анализатор состояний приемника цикловой синхронизации содержит блок

1 заряда, первый 2, второй 3, третий 4 и четвертый 5 резисторы, пороговый блок 6, первый 7, второй 8, третий 3 и четвертый 10 элементы И, конденсатор ll первый 12, второй

13, третий 14 и четвертый 15 ключи и триггер 16, Анализатор состояний приемника цикловой синхронизации работает следующим образом.

На информационный вход анализатора поступает групповой цифровой сигнал (в случае использования од-, нобитного синхранизирующего сигнала) или сигнал с выхода дешифратора сигнала (не показан) приемника цикловой синхронизации (в случае использования многобитного синхронизирующего сигнала), На выходе дешифра-. тора сигнала всякий раз появляется отклик, если в групповом цифровом канале появляется кодовая комбинация, совпадающая па виду с. синхронизирующим сигналом, Последовательность откликов с дешифратора сигнала, действующая на информационном входе анализатора изображена на фиг, 2а, где большие по амплитуде отклики соответствуют истинным синхранизирующим сигналам, а уменьшенные отклики — ложным синхронизируюшим сигна-. лам, следующим непериодически от цикла к циклу, На синхронизирующий вход анализатора поступает сигнал (фиг., 2б), вырабатываемый распредели телем группового сигнала (не показан). В начальный момент времени в режиме установления синхранизма напряжение на конденсаторе 11 равно нулю и на первом выходе порогового блока 6 также присутствует нулевой .потенциал, запрещающий работу первого 7 и третьего 9 элементов И, Высокий потенциал на втором выходе порогового блока 6 разрешает работу второго 8 и четвертого 10 элементов

И, После поступления первого отклика в первом цикле (фиг, 2а) распределитель групгового сигнала начинает отсчет длительности цикла, совпадающий с периодом следования истинного синхронизирующего сигнала, По окончании цикла отсчета вырабатывается положительный фронт сигнала (фиг, 2б), Если в этот момент на информационном:зходе анализатора имеется отклик, то через промежуток времени, меньший длительности одного тактового интервала, формируется отрицательный фронт, в противном случае формирование отрицательного фронта задерживается до появления в данном цикле очередного отклика, что иллюстрируется диаграммой на

1 фиг. 2б во втором и третьем циклах.

Начиная с третьего цикла, в котором обнаружен истинный синхронизирующий сигнал, временное положение положительных фронтов сигнала на диаграмме (фиг. 2б) начинает совпадать с моментами появления откликов, вызванных истинным синхронизирующим сигналом. При этом напряжение на втором и первом дспалнительных входах блока заряда (прямам и инверсном выходах триггера 16) изменяетсм в соответствии с диаграммами фиг, 2в и 2г, Во втором — третьем циклах под действием положительного напря- жения на прямом выхоце триггера 16 открывается четвертый элемент И 10, вызывая открывание четвертого ключа 15 и заряд конденсатора 11 через четвертый резистор 5, В третьем— четвертом циклах. положительным напряжением с инверсного выхода триггера 16 открывается второй элемент

И 8. вызывая разряд конденсатора 11 через открытый второй ключ !3 и первый резистор 2, Начиная с четвертого цикла напряжение на конденсаторе

11 непрерывна нарастает и в седьмом

-:,остигает порогового ур,вня

2U) вызывая изменение патенна первом выходе порогового

6 с Нулевого на высокий

2е), С этого момента времени ой сичхронизм считается устаным и анализатор переходит в ние поддержан;"я синхранизма.

Формула изобретения

1, Анализатор состояний приемника цикловой синхронизации, содержащий блок заряда, первый и второй входы которого являются соответственно информационным и синхронизирующим входами анализатора состояний приемника цикловой синхронизации, первый резистор, один вывод которого подключен к общей шине, второй резистор, конденсатор, один вывод которого подключен к общей шине, а другой — к входу порогового блока, первый выход которого является выходом анализатора состояний приемника цикловой синхронизации, отличающийся тем, что, 40

50

3 13508 при котором разрешается работа первого 7 и третьего 9 элементов И и запрещается работа второго 8 и четвертого 10 элементов И.

В седьмом цикле после переключе5 ния порогового блока 6 открывается третий ключ 14 и напряжение на конденсаторе ll через второй резистор 3 возрастает до напряжения источника питания, В седьмом цикле из-за сбоев символов синхронизирующего сигнала отклик не появляется (его положение отмечено пунктиром), но при этом формирование отрицательного

15 фронта на диаграмме (фиг. 26) не задерживается до очередного отклика благодаря наличию высокого уровня на выходе анализатора. Ввиду пропадания одного отклика в режиме поддержания синхронизма происходит частичный разряд конденсатора 11 через открытый первый ключ 12 и третий резистор 4.

Любые значения коэффициентов на- 25 копления при вхождении в синхронизм и при выходе из синхронизма, рассчитываемые для конкретных практических условий и определяемые коэффициентом ошибок в канале связи, а также видом и объемом синхронизирующего сигнала легко реализуется путем соответствующего задания номиналов резисторов и конденсатора без изменения конфигурации схемы.

З8

4 с целью повышения помехозащищенности приема. цифровой информации, введены третий резистор, один вывод которого подключен к общей шине, последовательно соединенные первый элемент И и первый ключ, к сигнальному входу KQTopoI подключен другой вывод третьего резистора, последовательно соединенные второй элемент

И и второй ключ, к сигнальному входу которого подключен другой вывод первого резистора, при этом к входу порогового блока подключены выходы первого и второго ключей и выход блока заряда, первый дополнительный выход которого подключен к первым входам первого и второго элементов

И, к второму входу первого элемента

И, к третьему входу блока заряда и к второму входу второго элемента И подключены соответственно первый и второй выходы порогового блока, а блок заряда содержит последовательно соединенные триггер, третий элемент И и третий ключ, сигнальный вход которого является четвертым входом блока заряда и подключен к первому выводу второго резистора, второй вывод которого является выводом питания анализатора состояний приемника цикловой синхронизации, выход третьего ключа является выходом блока заряда, третьим входом, первым и вторым дополнительными выходами которого являются соответственно второй вход третьего элемента И, инверсный и прямой выходы триггера блока заряда.

2. Анализатор по и. 1, о т л и— чающий с я тем, что введены последовательно соединенные четвертый элемент И, к первому входу KO торого подключен второй выход порогового блока, и четвертый ключ, к сигнальному входу которого подключен первый вывод четвертого резистора, второй вывод которого подключен к второму выводу второго резистора, а выход четвертого ключа подключен к входу порогового блока, при этом к второму входу четвертого элемента И подключен второй дополнительный выход блока заряда, 1350838

I

Fire

Составитель Н. Лебедянскав

Редактор В. Петраш Техред И.Ходанич . Корректор Н. Король

Заказ 5gczg /57 Тираж 636 Подписное

В11ЛИПИ Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж-35, Рауыскав наб,, д, 4/5

Производственно-полигра4ическое прецпринтие, r, Ужгород, ул., Проектная, 4