Устройство для определения корреляционной функции

 

Изобретение относится ксистемам экспресс-обработки измерительной информации. Целью изо ретения является расширение функциональных возможностей путем обработки порядковых статистик. Цель достигается за счет упорядочивания ансамбля входных величин и реализации рекурсивных алгоритмов и за счет того, что в устройство введены цифроаналоговые преобразователи 1, 3, компараторы 2, 4, элементы И-НЕ 5, триггеры 6, блок сравнения 8, элементы ИЛИ 7, блок уравновешивания 12, сумматор 15, регистры 17-19, триггер 20, мультиплексор 21, распределитель импульсов 22, счетчики 23, 24, элементы И 25- 27, блоки памяти 28-29, регистр 30, мультиплексор 31, делитель частоты 32, генератор импульсов 33. 2 ил. с (Л со оэ со ГС ел СП

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИ4ЕСНИХ

РЕСПУБЛИН (1Ч) (11) А1 (51 ) 4 Л 06 Р 15/36

;сИ «

1 ср !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3809308/24-24 (22) 29.10,84 (46) 30.12.87. Бюл. Р 48 (71) Новосибирский электротехнический институт (72) Г.А.Сырецкий (53) 681.333(088.8) (56).Авторское свидетельство СССР

М 326557, кл. G 05 В 23/00, 1971, Авторское свидетельство СССР

У 337784, кл. G 06 Е 15/336, 1970, (54 ) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

КОРРЕЛЯЦИОННОЙ ФУНКЦИИ (57) Изобретение относится к системам экспресс-обработки измерительной информации. Целью изобретения является расширение функциональных возможностей путем обработки порядковых статистик. Цель достигается за счет упорядочивания ансамбля входных величин и реализации рекурсивных алгоритмов и за счет того, что в устройство введены цифроаналоговые преобразователи 1, 3, компараторы 2, 4, элементы И-НЕ 5, триггеры 6, блок сравнения 8, элементы ИЛИ 7, блок уравновешивания 12, сумматор 15, регистры 17-19, ".ðèããåð 20, мультиплексор 21, распределитель импульсов

22, счетчики 23, 24, элементы И 2527, блоки памяти 28-29, регистр 30, мультиплексор 31, делитель частоты

32, генератор импульсов 33. 2 ил.

I !363255 2

И.-:обретение относится к автоматике и вычислительной технике и предназначено для использования в системах экспресс-обработки измерительной

5 информации.

Целью изобретения является,расшиРение функциональных возможностей путем обработки порядковых статистик.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг.2— блок-схема блока управления.

Устройство содержит группу цифроаналоговых преобразователей 1, группу сумматоров 2, группу цифроаналого- 15 вых преобразователей 3, группу компараторов 4, группу элементов И-НЕ

5, группу триггеров 6, группу элемента ИЛИ 7, блок 8 сравнения, содержащий делитель 9 напряжения, цифроаналоговый преобразователь 10 и компаратор 11; блок 12 уравновешивания„ содержащий блок 13 управления и цифроаналоговый преобразователь 14. Кроме того, устройство содержит сумма- 25 тор 15, цифроаналоговый преобразова-. тель 16 регистры 17-19, триггер 20,, мультиплексор 21, распределитель 22 импульсов, счетчики 23 и 24, элемен- ты И 25-27, блоки 28 и 29 памяти, 30 регистр 30, м льткплексор 31. пели32 QGL 7QTb!„ генератор 33 HM пульсов, выход.:; .4 к 35 устройства.

Блок 13 содержит элемент НЕ 36, элемент ИЛИ 37, Регкстр 38 и группу элементов И 39; 35

Устройство Работает следующим образом.

Перед началом Работы блоки устРокства находятся в следующем coczоянкк;.

Распределитель 2 импульсов содержит программу своей работы в теченке одного цикла; ка О-выходе триггера 20 — потенциал логической единицы; 45 ячейки блока 29 памяти обкулены; блоки 28 и ?9 находятся в режиме счктыванкя информации; на выходе блока 28 = код, соответствующий единичному коэффициенту 50 передачи умножающих цифроаналоговых преобразователей выходной код регистра 17, определяющий единичный коэффициент переда-. чи умножающих цифРОаналоговых пре- 55 образователей 3, установлен на выходе мультиплексора 21; выходные коды счетчика 23 импульсов к регистра 17 одинаковы; счетчик 24 импульсов обнулен;

1 на выходе логического элемента

И 27 установлен уровень логического нуля; на цифровом выходе 35 устройства и выходе регистра 18 установлен код, соответствующий нулевому напряжению на аналоговом выходе 34 устройства; на выходе мультиплексора 31 установлен код, соответствующий выходному коду регистра 30, определяющему номер r-й порядковой статистики. В регистр 19 занесен номер ранга 1-й порядковой статистики.

Устройство начинает свою работу с запуска генератора 33 импульсов.

I период. В первом цикле этого периода измеряется текущее значение

r-й порядковой статистики Z„(t,,).

В конце первого цикла импульс

"Конец преобразования" устанавливает на Я-выходе триггера 20 потенциал логической единицы. При этом на выходе мультиплексора 21 устанавливается выходной код счетчика 23 импульсов, соответствующий единичному коэффициенту передачи цифроаналоговых преобразователей 3, блок 28 памяти переводится в режим записи информации с выхода сумматора 15 по адресу, определяемому потенциалом Ц-выхода триггера 20.

По заднему фронту импульса "Конец преобразования " изменяется ка единицу содержимое счетчика 24, После этого изменяется потенциал на выходе логического элемента И 27, запрещающий прохождение импульсов с выхода логического элемента 25 на вход установки релскма блока 28 памяти, который устанавливается в режим считывания информации. На цифровых входах цифроаналоговых преобразователей 1 установлен код значения r-й порядковой статистики Z„(t ). Цо заднему фронту импульса "Конец преобразования" с некоторой зад,ержкой осуще(0) ст вля е т ся запись данных (У, = О } из блока 2 9 в регистр 1 8 . Напряжение на выходе цифроаналогового преобраз о ват еля 1 6 равно нулю .

На Q-выходе триггера 2 О по те нциал логической единицы сохраняется в т ечение k циклов первого периода .

Блок 2 8 находится в т еченке этих циклов и режиме считывания информации.

После прекращения действия импульс а " Конец прео б раз ов анни " начинается второй цикл .

1363255 в ячейках с номером k: (ь) (ь- ) (4- )

2 > где ZÄ(t).),Z (tÄ+kt,) — значения r и и 1-й порядковых статистик соответственно в L-м периоде в первом и k+1-м циклах (k.=1/L).

Формула и з а б р е т е н и я !

Устройство для определения корреляционной функции, содержащее распре55

В любом последующем цикле к цифровому входу блока 8 сравнения подключается код номера 1-й порядковой статистики.

II период. Так как на цифровых входах цифроаналоговых преобразователей 3 и 1 установлены коды, соответствующие единичному коэффициенту передачи, то в первом цикле второго периода измеряется значение г-й порядковой статистики (в остальных циклах " 1-й) ZÄ(t )., При появлении импульса Конец преобразования" на

Ц-выходе триггера 20 устанавливается потенциал единицы. Блок 28 памяти переводится в режим записи информации с выхода сумматора 15 в ячейки с адресом 2. На выходе мулвтиплексара 21 уатанавливается код,соответствующий состоянию счетчика 23, соответствующий коэффициенту передачи преобразователей 3 (К =1/2). Это значение поддерживается неизменным в течение периода. Па заднему фронту

tt импульса Конец преобразования" изменяется на единицу содержимое счетчика 24 импульсов. После этого на выходе элемента И 27 появляется потенциал, запрещающий прохождение импульсов с выхода элемента И 25 на

30 вход установки режима блока 28. Блок

28 .устанавливается в режим считывания информации из ячеек с адресом

2. По заднему фронту импульса "Конец преобразования" с задержкой осуществляется запись данных (Y ) из ячеек ,(t);

1 блока 29 с номером адреса 1 в регистр

18. На выходе преобразователя 1б усттанавливается выходчае напряжение

Ь) значение которого соответствует Г,, 40

В конце k+1-го цикла Тго периода в ячейках ОЗУ 29 содержатся коды оценок k значений корреляционной функции между г-й и 1-й порядковыми статистиками — в ячейках с номером l;

45 (t) 1.- ) (g- )

У,-У +(z„()z Ир+ )-, ) к делитель vìïóëüñoâ, триггер, регистры,отличающееся тем, чта, с целью расширения функциональных вазможностей путем обработки порядковых статистик, в него введены генератор импульсов группы из .) сумматоров, две группы из 1) цифроаналоговых преобразователей, гру.-па чз N компаратарав, группа из "...::риггеров, группы из N элементов И-HE и ИЛИ, блоки памяти, делитель частоты, делитель напряжения, сумматор, мультиплексоры, счетчики,цифроаналоговые преобразователи, блок управления, содержащий регистр, группу элементов

И, элемент ИЛИ, элемент НЕ, вход которого подключен к первому выходу распределителя импульсов, выход элемента HE соединен с первым входом элемента ИЛИ блока управления, выход которого подключен к входу установки в "0" регистра блока управления, выход i-го разряда которого (i=1-N) соединен с первым входом -го элемента И группы, вторые входы элементов

И груптты объединены и подключены к второму выходу распределителя импульсов, (N+l)-1 выход регистра блока управления соединен с вторым входам элементов ИЛИ блока управления и входом Пуск" .распределителя импульсов, D-вход и вход синхронизации регистра блока управления подключены соответственно к выходу компаратара и к выходу делителя частоты, выход 1-го элемента И группы соединен с входом

i-го разряда первого цифроаналогового преобразователя, знаковый вход которога подключен к третьему выходу распределителя импульсов, вход синхронизации которого объединен с входам делителя частоты и соединен с выходом генератора импульсов, вход

"Стоп" которого подключен к выходу переполнения первого счетчика, ин.формационный выход которого соединен с первым входом мультиплексора, второй вход которого подключен к выходу ! первого регистра, информационные входы устройства подключены к соответствующим цифровым входам цифроаналоговых преобразователей первой группы, аналоговые входы которых объединены н соединены с выходом первого блока памяти, информационный вход которого объединен с информационным входом второго блока памяти и подключен к выходу сумматора, первый вход которого, 5 13632 объединен с входом второго цифроаналогового преобразователя и соединен с выходом второго регистра, информационный вход которого подключен. к

5 выходу второго блока памяти, адресный вход которого соединен с выходом второго счетчика, подключенным к первому входу первого элемента, второй вход которого подключен к инверсному входу второго элемента И и к первому входу третьего элемента И, выход которого подключен к входу считывания первого блока памяти, вход записи которого объединен с управляющими входами первого и второго мультиплексоров и с D-входом триггера и подключен к инверсному выходу триггера, прямой выход которого соединен с вторым входом третьего элемента И, третий вход которого объединен с входом установки в "0" триггера, счетным входом второго счетчика, вторым входом второго элемента И, входом записи второго регистра и подключен к выходу (0+1)-ro разряда регистра блока управления, счетный вход первого счетчика соединен с выходом второго счетчика, выход .i-ro цифроаналогового преобразователя первой группы подключен к первому входу -го сумматора группы, вторые входы сумматоров объецинены и соединены с выходом второго цифроанало гового преобразователя, выход i-го сумматора группы подключен к информационному входу 1-го цифроаналогового преобразователя второй группы, входы задания коэффициента переда-, чи цифроаналоговых преобразователей

6 второй группы объединены и соединены с выходом первого мультиплексора, выход i-го цифроаналогового преобразователя второй группы подключен к информационному входу i-ro компаратора группы, входы задания порогов компараторов группы объединены и соединены с выходом первого цифроаналогового преобразователя, выход i-ro компаратора подключен к первым входам i-го элемента ИЛИ группы и i-го элемента И-НЕ.группы, вторые входы элементов И-НЕ группы объединены и соединены с четвертым выходом распределителя импульсов, пятый выход которого подключен к входам установки в "0" триггеров группы, выход i-ro элемента И-НЕ группы соединен с входом установки в "0" i-го триггера группы, прямой выход которого подключен к второму входу i-ro элемента ИЛИ группы, выход которого соединен с i-м входом делителя напряжения, выход которого подключен к информационному входу компаратора, вход задания которого соединен с вы ходом третьего цифроаналогового преобразователя, вход которого подключен к выходу второго мультиплексора, информационные входы которого соединены с выходами третьего и четвертого регистров соответственно, выход компаратора соединен с входом начальной установки распределителя импульса, выход элементов И группы подключен к первому входу сумматора, выход второго элемента И соединен с входом записи второго блока памяти.

1363255 дРОгфй

Составитель И Мухин

Редактор Ю.Петрушко Техред М.Моргентал Корректор С Шекмар

Заказ 520

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Оп7бР

0m&

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий !

13035, Москва, Ж-35, Раушская наб,, д, 4/5