Преобразователь активной мощности в цифровой код

 

Изобретение относится к цифровой электроизмерительной технике и служит для повышения точности преобразования . Устройство содержит калиброванньм резистор 1, фиксатор 2 уровня , аналоговый коммутатор 4, преобразователь 5 напряжения в цифровой код, регистр 6, сумматор 12, формирователь 16 импульсов, генератор 17 опорной частоты, счетчик 18 и элемент 20 задержки. В преобразователь введены источник 3 опорного напряжения , регистры 7-11, умножитель 13, блоки 14 и 15 памяти, счетчик 19, элемент И 21 и формирователь 22 управляющих сигналов и образованы новые функциональные связи. 2 ил. S (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) SU (ll) А1 (51) 4 G 01 R 21/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

s д т0Р Ом ce pezw czev

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4048358/24-21 (22) 03 ° 04.86 (46) 15.01.88. Вкл. № 2 (71) Львовский политехнический институт им.Ленинского комсомола (72) В.М.Ванько, О.М.Доронина и Г.Н.Лавров (53) 621.317.382.016.24 (088.8) (56) Авторское свидетельство СССР № 223459, кл. G 01 R 21/06, 1969.

Авторское свидетельство СССР № 845109, кл. G 01 R 21/06, 1981. (54) ПРЕОБРАЗОВАТЕЛЬ АКТИВНОЙ ИО!ЦНОСТИ В ЦИФРОВОЙ КОД (57) Изобретение относится к цифровой электроизмерительной технике и служит для повышения точности преобразования. Устройство содержит калиброванный резистор 1, фиксатор 2 уровня, аналоговый коммутатор 4, преобразователь 5 напряжения в цифровой код, регистр 6, сумматор 12, формирователь 16 импульсов, генератор 17 опорной частоты, счетчик 18 и элемент 20 задержки. В преобразователь введены источник 3 опорного напряжения, регистры 7 — 11, умножитель 13, блоки 14 и 15 памяти, счетчик 19, элемент И 21 и формирователь 22 управляющих сигналов и образованы но55

1 13

Изобретение относится к цифровой электроизмерительной технике и предназначено для преобразования активной мощности (энергии) в цифровой код а

Цель изобретения — повышение точности преобразования.

На фиг. 1 представлена схема преобразователя активной мощности в цифровой код; на фиг. 2 — временные диаграммы, поясняющие его работу.

Преобразователь активной мощности в цифровой код содержит калиброванный резистор 1, фиксатор 2 уровня, источник 3 опорного напряжения, аналоговый коммутатор 4, преобразователь 5 напряжения в цифровой код, первый †. шестой регистры 6 -11, сумматор 12, умножитель 13, первый 14 и второй 15 блоки памяти, формирователь 16 импульсов, генератор 17 опорной частоты, первый 18 и второй

19 счетчики, элемент 20 задержки, элемент И.21 и формирователь 22 управляющих сигналов, причем первый вход фиксатора 2 уровня соединен с входной шиной напряжения, а выходс первым входом аналогового коммутатора 4, второй вход которого подключен через калиброванный резистор 1 к входной шине тока и входу формирователя 16 импульсов, третий вход— к выходу источника 3 опорного напряжения,, а выход — к аналоговому входу преобразователя 5 напряжения в цифровой код; выход генератора 17 опорной .частоты соединен с входом синхронизации формирователя 16 импульсов и с входом первого счетчика 18, выходы разрядов которого подключены к входам первого регистра 6, вход сброса— к входу второго счетчика 19 и через элемент 20 задержки — к выходу записи первого регистра 6 и выходу формирователя 16 импульсов. Входы формирователя 22 управляющих сигналов соединены с выходами генератора 17 опорной частоты и первого 18 и второго

19 счетчиков, а выходы — с входами управления фиксатора 2 уровня и аналогового коммутатора 4, тактовым входом преобразователя 5 напряжения в цифровой код, первым входом первого элемента И 21, входами записи второго- шестого регистров 7 — 11 и умножителя 13, входами разрешения считывания третьего 8 и пятого 10 регистров, сумматора 12 и первого 14, 66960 2 второго 15 блоков памяти, входами сброса регистров 9,11, входами выбора каналов сумматора 12, а также

5 входами управления регистром произведения умножителя 13. Выходы преобразователя 5 напряжения в цифровой код соединены с входами второго регистра 7, первый выход которого через элемент И 21 подключен к входам выбора режима и переноса первого канала сумматора 12, а вторые входы — к первым входам первого канала сумматора 12, второй вход первого канала

1r сумматора 12 соединен с "земляной" шиной, а выходы — с входами четвертого регистра 9. Выходы старших разрядов сумматора 12 соединены также с входами третьего регистра 8 и входами первого канала умножителя 13, подключенными также к выходам пятого регистра .10, входы второго накала умножителя 13 соединены с выходами третьего регистра 8, первого 14 и

25 второго 15 блоков памяти, а выходы— с входами пятого 10, шестого 11 регистров и входами второго канала сумматора 12, входы третьего канала которого подключены к выходам дб четвертого регистра 9, входы блоков

14 и 15 памяти подключены к выходам соответственно первого 6 и шестого

11 .регистров.

Преобразователь активной мощности

З5 в цифровой код работает следующим образом.

Формирователь 16 импульсов выделяет периоды Т колебаний входного тока i(t), определяющие интервалы преобразования, и в начале каждого текущего периода (фиг.2б) формирует импульс, синхронизированный с импуль| ,сом опорной последовательности с выхода генератора 17 опорной частоты (фиг. 2а), производящий по своему переднему фронту перенос кода из первого счетчика 18 в первый регистр 6, а через время, определяемое элементом 20 задержки, сброс первого счет5О чика 18 в "нуль". В течение очередного периода Т счетчик 18 произвоJ дит подсчет числа импульсов опорной частоты следования f, с выхода генератора 17 опорной частоты:

NT (1) код которого в начале следующего периода Т.;-„, переносится в первый регистр

6, Выходной код первого регистра 6

3 13 является адресным для второго блока

15 памяти, где по адресу N запи-!

J сан код числа И ,1

Период t работы младшего разряда первого счетчика 18 (фиг. 2в) определяет шаг дискретизации входных сигналов и разделен на четыре такта

В первом такте, очередного шага дискретизации (фиг.2в) значение падения напряжения

R i на калиброванном резисторе 1, прямо пропорциональное значению входного тока в текущей точке m периода Т „, и значение входного напряжения U,â этой же точке поступают через аналоговый коммутатор 4 соответственно на вход преобразователя 5 напряжения в цифровой.код и на вход фиксатора 2 уровня, устанавливаемых формирователем 22 управляющих сигналов в режим выборки сигнала (фиг ° 2г, д), где фиксируются. Во втором такте

1 шага преобразователь 5 напряжения в цифровой код устанавливается формирователем 22 управляющих сигналов в режим хранения (фиг.2д) и преобразует напряжение R в цифровой прямой код N„, переносимый по окончании передним фронтом сигнала с выхода генератора 17 опорной частоты (фиг.2а) во второй регистр 7. (2)

N„. = К, ь.

1 т) где ʄ— коэффициент пропорциональности.

В третьем такте шага t (фиг.2в) аналоговый коммутатор 4, управляемый формирователем 22 управляющих сигналов (фиг. 2е), подключает к входу преобразователя 5 напряжения в цифровой код напряжение У с выхода фиксатора 2 уровня, а сумматор 12 производит преобразование прямого кода

N„,„ в дополнительный. При этом сумматор 12 установлен в состояние выборки первого канала и разрешения считывания (фиг. 2ж,з), а на входы

Ю выбора режима и переноса этого канала при инверсном значении N- поступает "1" знака этого числа, определяющая инвертирование кода сумматора и прибавление к результату инвертирования "единицы". В конце результат преобразования (фиг.2и) переносится в третий регистр 8. При положитель,ном значении N его код остается

1h без изменения, так как прямой и

66960 дополнительный коды положительного

1числа совпадают.

В четвертом такте „ шага преобразователь 5 напряжения в цифровой код преобразует напряжение U в цифровой прямой код числа М„ (фиг.2д):

N. =K . Б (3) где К„ — коэффициент пропорциональности, который по окончании преобразования переносится во второй регистр 7 (фиг.2а), а во втором такте следующего шага дискретизации t,преобразуется сумматором 12 в дополнительный код (фиг. 2в,ж, з) . В конце 1 коды чисел N и Iv; .соответственно Т 1ттс выходов сумматора 12 и третьего регистра 8, находящихся в состоянии разрешения считывания (фиг. 2з,ж), записываютСя сигналом с выхода формирователя 22 управляющих сигналов (фиг. 2л) в умножитель 13, где в течение следующего такта з (фиг. 2в) перемножаются, после чего результат перемножения (фиг. 2м, н) заносится в регистр произведения. В первом такте шага дискретизации t, + код произведения N; N„ c выхода умножителя 13 подается на входы третьего канала сумматора 12, установленного в состояние выборки второго и третьего каналов (фиг.2п), где прибавляется к сумме результатов перемножения

35 значений входных сигналов за (m 1) предшествующие точки дискретизации в текущем интервале преобразования

Т; с выходов четвертого регистра 9, 40 после чего результат суммирования (фиг. 2р) заносится в четвертый регистр 9. Такой обработке подвергаются значения входных сигналов всех точек дискретизации за интервал Т >. за исключением того, что результат перемножения кодов входных сигналов для последней точки дискретизации за Т не записывается в регистр

J произведения умножителя 13, а непосредственно в четвертом такте шага дискретизации „ интервала преобразования Т „., складывается сумматором 12 с выходным кодом четвертого регистра 9 (фиг,2б,в,н,м,п), после чего результирующий код N . л1 Е и „= и, и„(4) пер еносится в умножит ель 13 (фиг . 2з, л), од но вр еме нно с кодом к о эфф и циен та к о р—

Формула изобретения

Преобразователь активной мощности в цифровой код, содержащий калиброванный резистор, фиксатор уровня, аналоговый коммутатор, преобразователь напряжения в цифровой код, сум о матор, формирователь импульсов, генератор опорной частоты, первый счетчик, первый регистр и элемент задержки, причем вход фиксатора уровня соединен с входной шиной напряжения, а

25 выход — с первым входом аналогового коммутатора, выход которого подключен к аналоговому входу преобразователя напряжения в. цифровой код, выход генератора опорной частоты сое30 динен с входом синхронизации формиро-. вателя импульсов и входом первого счетчика, выходы разрядов которого подключены к входам первого регистра, а вход сброса в "нуль" через элемент задержки — к входу записи первого регистра и выходу Формирователя импульсов, вход которого соединен с входной шиной тока, о т л и ч а юшийся тем, что, с целью повыше40 ния точности преобразования, в него введены источник опорного напряжения, второй-шестой регистры, умножитель, первый и второй блоки памяти, второй счетчик, элемент И и формирователь

45 управляющих сигналов, причем входы формирователя управляющих сигналов соединены с выходами генератора опорной частоты, первого и второго счет-. чиков, а выходы — с входами управления Фиксатора урОвня и аналОговОгО коммутатора, тактовым входом преобразователя напряжения в частоту, первым входом элемента И, входами записи второго-шестого регистров и ,- умножителя, входами разрешения считы55 вания третьего и пятого регистров, сумматора и блоков памяти, входами г сброса четвертого и шестого регистров, входами выбора каналов сумма5 1366 рекции К < с выходов первого блока 14 ! памяти, установленного формирователем 22 управляющих сигналов (фиг.2т) в режим разрешения считывания. В течение второго такта шага t в интер5

2 вале Т . осуществляется умножение

3+

N на коэффициент К„после чего

7 результат перемножения с выхода умножителя 13 (фиг. 2м, н), прямо пропор циональный активной энергии, т„

Кк Nó о где К вЂ” коэффициент пропорциональности записывается в пятый регистр 10 .(Фиг. 2д).

В начале четвертого такта t Aop 2 мирователем 22 управляющих сигналов осуществляется сброс в "0" регистра

9 (Фиг. 2у), а в конце этого же такта коды N, с выходов пятого регистJ ра 10 и 1/N . с выхода второго блот, ка 15 памяти (фиг. 2ф) заносятся в умножитель 13, где перемножаются (фиг. 2л), после чего результат перемножения, прямо пропорциональный активной мощности, переносится в пятый регистр 10 (фиг. 2м,н,у):

Т„

N . =N, /ы .. =к J i(t!u(t)dt. б)

Коэффициент коррекции К вводится для коррекции дополнительной погрешности, вызываемой изменением температуры окружающей среды и старением элементов, В первый блок 14 памяти. заблаговременно заносятся возможные значения коэффициента коррекции в заданном температурном диапазоне работы преобразователя. Выбор нужного значения К осуществляется следующим образом.

Периодически через определенное число периодов i(t) второй счетчик

19 устанавливается в состояние, которое определяет интервал коррекции

Т „ и обеспечивает подключение источника 3 опорного напряжения U к аналоговому входу преобразователя 5 напряжения в цифровой код (фиг.2х). В течение интервала Т опорное напряк жение U„ïðåòåðïåâàåò те же преобразования, что и входные переменные сигналы R i(t) и u(t). В начале следующего интервала Т „ (Фиг.2б) шестой регистр 11, выходной код. которого определяет адрес обращения к певвому блоку 14 памяти, сбрасы960

6 вается сигналом с формирователя 22 управляющих сигналов (фиг.2ц) в состояние, определяющее код числа 1 на выходе первого блока 14 памяти.

Результирующий код преобразования

U за Т умножается на К =1 и 1/N к тк У после чего результат преобразования переносится в шестой регистр 11 (фиг ° 2ч), определяя адрес обращения к первому блоку 14 памяти до следующего интервала преобразования U

1 Г .

6 »... Г1Л .. П П.ЛЛ Г1

Г1 — Г

Г1Л. ПЛ. П

n==

И1» д

P —-х

Ц

Фиг.2

Составитель С.Сафохин

Техред Л.Олийнык Корректор M.Ìàêñèìèøèíåö

Редактор А.Маковская

Заказ 6835/45

Тираж 772 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, R.-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, н я 4 тора, а также входами управления регистром произведения умножителя, выход .источника опорного напряжения подключен к второму входу аналогового коммутатора, третий вход которого соединен через калиброванный резистор с входной шиной тока, выходы преобразователя напряжения в цифровой код соединены с входами второго регистра, первый выход которого через элемент И подключен к входам выбора режима и переноса первого канала сумматора, а вторые выходы — к первым входам первого канала сумматора, второй вход первого канала сумматора соединен с "земляной" шиной, а выходы — с входами четвертого регист66960

8 ра, выходы старших разрядов суммато-! ра соединены также с входами третье го регистра и входами первого канала умножителя, подключенными также

5 к выходам пятого регистра, входы второго. канала умножителя соединены и с выходами третьего регистра и блоков памяти, а выходы — с входами пятого, шестого регистров, входами второго канала сумматора, входы третьего канала которого подключены к выходам четвертого регистра, входы первого и второго блоков памяти

15 подключены к выходам соответственно первого и шестого регистров, а вход второго счетчика — к выходу элемента задержки.