Импульсный стабилизатор напряжения с защитой от перегрузки

 

Изобретение относится к электротехнике и может быть использовано в источниках электропитгния устройств ) автоматики и вычислительной техники. Цель изобретения - снижение потерь и повьшение надежности. В устр-ве использована маломощная измерительная цепь последовательно соединенных второго ключевого транзистора и резистивного датчика, включенного параллельно регулирующему ключевому транзистору , которая позволяет фиксировать перегрузку как по току, так и по мощности рассеивания регулирующего транзистора. Кроме того,в устр-ве использован коммутирующий источник опорного напряжения, имеющий меньшие потери. В результате достигается повьшение КПД и надежности устр-ва. 3 з.п. ф-лы, 3 ил. с в и

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я) 4 G 05 F 1 569

ОПИСАНИЕ ИЗОБРЕТЕНИЯ l3, ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4089357/24-07 (22) 14.07.86 (46) 23.01.88. Бюл. У 3 (7 1) Чувашский государственный уни-верситет им.И,Н.Ульянова (72) В.Ф.Ильин и Е.В.Сидиряков (53) 621.316 ° 722.1 (088.8) (56) Авторское свидетельство СССР

9 1116419, кл. G 05 F 1/569, 1984 °

Ав торское св иде тель ство СССР и 1179300, кл. G 05 F 1/569, 1985. (S 4) ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР НАПРЯЖЕНИЯ С ЗАЩИТОЙ ОТ ПЕРЕГРУЗКИ (57) Изобретение относится к электротехнике и может быть использовано в источниках электропитания устройств ) „„SU„„1368870 А1 автоматики и вычислительной техники.

Цель изобретения — снижение потерь и повышение надежности. В устр-ве испо ль зов ан а м аломощн ая изме рите льн ая цепь последов ательно соединенных второго ключевого транзистора и реэистивного датчика, включенного параллельно регулирующему ключевому транзистору, которая позволяет фиксировать перегрузку как по току, так и по мощности рассеивания регулирукщего транзистора. Кроме того,в устр-ве использован коммутирующий источник опорного напряжения, имеющий меньшие потери. В результате достигается повьппение КПД и надежности устр-ва.

3 з.п. фг ы, 3 ил.

136

Изобретение относится к электротехнике и может быть использовано в источниках электропитания устройств автоматики и вычислительной техники.

Цель изобретения - снижение потерь и повьппение надежности устройства.

На фиг.1 приведена схема одного из вариантов жпульсного стабилизатора напряжения с постоянно включенным источником опорного напряжения; на фиг.2 - схема стабилизатора с коммутируемым источником опорного напряжения; на фиг. 3 — временные диаграммы, характеризующие режж работы стабилизатора, приведенного на фиг. 1.

Импульсный стабилизатор напряжения (фиг. 1) содержит ре гулирующий первый транзистор 1, включенный последовательно с накопительным дросселем 2, . блокирующий диод 3, конденсатор выходного фильтра 4, нагрузку 5, измерительную цепь из второго транзистора

Ь и резистора 7 в коллекторной цепи, включенную параллельно регулирующему транэистору 1, источник опорного напряжения на основе опорного диода 8 и токоограничивающего резистора 9, подключенного к шинам 10 и 11 источника питания стабилизатора, и узел сравнения сигнала перегрузки, снжаемого с измерительного резистора 7, с опорным напряжением, выполненный на компараторе 12. Блок управления регулирующего транзистора состоит иэ узла 13 обратной связи, выделяющего и усиливающего сигнал ошибки, широтно-жпульсного модулятора, выполненного на основе триггера 14, генератора 15 тактовых импульсов, формирователя 16 пилообразного напряжения и компаратора 17 и согласующего усилителя 18 мощности, выход широтно-wпульсного модулятора связан с входом второго транзистора через узел 19 sa. держки импульса, логического элемента И 20, обеспечивающих задержку только фронта отпиракицего жпульса, и согласующего усилителя 21.

В стабилизаторе на фиг.2 резистор

7 включен в эмиттерную цепь второго транзистора 6, а источник опорного напряжения — диод 8 и резистор 9— включен между точкой соединения второго транзистора 6 с резистором 7 и шиной 11 источника питания. Кроме того, выход компаратора 12 узла сравнения связан с входом RS-триггера 14 через дифференцирующую цепь 22.

8870 2

Стабилизатор (фиг. 1 ) рабо тает следующим образом.

В момент С (фиг.3) появления тактового импульса (генератор 15 с инверсным. выходом) происходит запуск формирователя 16 пилообразного напряжения и установление триггера 14 в единичное состояние, транзистор 1 от10 крывается и в его силовой цепи формируется ток i Через интервал времени, определяемый узлом 19 задержки, открывается транзистор 6 измерительной цепи (в момент t,) и на резисторе 7 устанавливается напряжение, практически равное паденио напряжения на насыщенном силовом транзисторе И,.

В режже номинальной нагрузки это напряжение ниже опорного U< и на вы20 ходе компаратора 12 поддерживается высокий уровень напряжения 0„1, который не оказывает влияние на состояние триггера 14, чувствительного к низким уровням входного сигнала.

В момент t сравнения сигнала ошибки U цепи обратной связи с пило1З образным напряжением Б„на выходе компаратора устанавливается низкий уровень напряжения, вызывающий опро30 кидывание триггера 14 и снятие управляющих жпульсов с обоих транзисторов 1 и 6. Поскольку транзистор 6 в измерительной цепи работает при очень малом токе, то он запирается

35 практически сразу же в момен снятия управляющего импульса, а процесс запирания сильноточного транзистора 1 наступает позже — в момент окончания процесса рассасывания.

40 С момента t появления следующего тактового жпульса триггер 14 вновь устанавливается в единичное состояние, вызывая отпирание транзисторов

1 и 6, и все процессы повторяются.

Так как в номинальном режже напряжение на резисторе 7 оказывается всегда меньше напряжения опорного диода 8, то на выходе компаратора 12 держится постоянно высокий уровень напряжения, не влияющий на состояние триггера 14. Опрокидывание триггера происходит по сигналу обратной связи, при этом жвет место режж стабилизации выходного напряжения.

При перегрузке растет падение напряжения на насыщенном транзисторе 1 и опрокидывание триггера 14 происходит по сигналу U компаратора 12 в ( и момент t< сравнения напряжения на

1368870

2. Стабилизатор по п.1, о т л и— ч а ю шийся тем, что датчик перегрузки включен в эмиттерную цепь второго транзистора, а точка их соединения через источник опорного напряжения соединела с входом узла сравнения. резисторе 7 с напряжением опорного диода 8 (диаграммы, соответствующие режиму перегрузки, показаны на фиг. 3 штриховыми лин ням и) . С выключением транзистора 6 напряжения на резисторе

7. падает до нуля, и на выходе компаратора 12 вновь устанавливается высокий уровень напряжения V», в результатее схема оказывается готовой для измерения пере груэки в следуюший период. В этом случае имеет ме сто режим стабилизации тока, а точнее режим ограничения мощности потерь на транзисторе, поскольку рост падения нап- 15 ряжения на насыщенном транзисторе мо— жет быть связан с увеличением его темпе ратуры.

В стабилизаторе на фиг. 2 использован коммутирующий ист чник опорного 2д напряжения, потребляющий мощность только на этапе измерения в период о ткры то го со с таяния тран э исто ра 6 °

Однако в такой схеме в период закрытого состояния транзистора 6 на выходе компаратора 1 2 устанавливается низкий уровень напряжения, что вызывает блокирование управляющих импульсов в момент прихода слс дующе го тактового импульса. С целью исключения 30 этого нежелательного эффекта на выходе компаратора 12 включается дифференцирующая цепь 22. Режим работы стабилизатора на фиг.2 аналогичен рассмотренному выше.

36

В измерительной цепи рассмотренных устройств используется транзистор 6

1 с таким же рабочим напряжением, что и регулирующий транзистор 1. Ток в измерительной цепи ограничивается в 4р первой схеме резистором 7 и устанавливается предельно низким так, чтобы транзистор 6 работал в микромощном режиме. Be второй схеме через транзистор 6 протекает дополнительно ток 45 о по рно го диода 8, ко торый с целью снижения потерь в измерительной цепи также выбирается предельно низким.

При высоком напряжении питания предпочтителен второй вариант устройства, Вр имеющий меньшие потери и лучшее использование транзистора в измерительной цепи. Последнее объясняе тся тем, что при коммутации низких напряжений ключевые характеристики высоковольтногоо транзистора заме тно ухудшаются.

Таким образом, предлагаемое техниче ское реше нне по зволяе т ре ализов ать режим защиты от перегрузки без использования сильноточных измерительных элементов, благодаря чему достигается снижение потерь, повышение

КПД и улучшение массообъемных показателей устройства. Кроме того, это решение позволяет расширить функциональные возможно сти устрой с тв а, обе спечив дополнительно защиту регулирующего транзистора от перегрева при перегрузке по мощности рассеяния или ухудшения условий теплоотвода, и суще ств енно повысить надежно сть устрой— ства.

Ф о р м у л а и з о б р е т е н и я

1. Импульсный стабилизатор напряжения с защитой от перегрузки, содержащий первый транзистор с блоком управления, первый выходной вывод первого транзистора соединен с входным выводом, а второй — с одним иэ выводов накопительного дросселя выходно го DLC-филь тра, в торой тран э ис— тор с блоком управления, первый выходной вывод второго транзистора через датчик перегрузки соединен с первым выходным выводом первого транзистора, узел сравнения, первый вход которого соединен с датчиком перегрузки, второй вход — с исто чн иком опорного напряжения, включенного относительно входного вывода, а выход с IIIHpo THQ — импульсным модулятором блока управления первого транзистора, отличающийся тем,что, с целью снижения потерь и повышения надежности, второй выходной вывод в торо го тран э исто ра со едине н с B TopblH выходным выводом первого транзистора, а вход блока управления второго транзистора соединен с выходом широтноимпульсного модулятора блока управления первого транзистора, вход которого подключен к выходному выводу, причем широтно-импульсный модулятор блока управления первого транзистора выполнен на о снов е элемента памяти, с одним из входов которого соединен выход узла сравнения.

1368870

3. Стабилизатор по пп,1 и 2, о т— л и ч а ю шийся тем, что выход узла сравнения соединен с широтноимпульсным модулятором блока управления первого транзистора через введенную дифференцирующую цепь.

4, Стабилизатор по пп. 1 — 3, о тличающийс я тем,что во входную цепь блока управления второ5 ro тран з исто ра в ключен вв еде нный элемент задержки фронта отпирающего импульса.

1368870

Фиг. 2

1 36887 0

0 ty

ФигЗ

Составитель С. Горбачева

Техред М.Ходанич Корректор О. Кравцова

Редактор Е, Папп

Заказ 295/50 Тираж 866

Я Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфиче ское предприятие, г. Ужгород, ул. Проектная, 4