Устройство формирования импульсных сигналов и уровней постоянного напряжения на мдп транзисторах

 

Изобретение может быть использовано в качестве устройства формирования импульсных режимных воздействий в приборах измерительной и вычислительной техники. Целью изобре-. тения является расширение функциональных возможностей. Цель достигается п результате введения в устройство ;;оп(итнительных блоков; блока 1 усилителей задержанного сигнала с линией 2 задержки, детектора 4 смены уровня выходного сигнала, переключателя 3 фазы, блока 5 защиты,коммутатора 7 уровня и устройства 8 восстановления выходного уровня. Это обеспечивает возможность подачи на шину выходного сигнала сигналов от других источников информации, автоматический перевод выхода устройства в высокоимпедансное состояние , защиту от больших токов в ключах и повышение надежности устройства . На чертеже также показаны блоки 9-12 управления ключами логичес 0 , шина 13 управления промежуточным состоянием, шина 14 входного сигнала, шина 15 переключения фазы, шины 17 и 18 напряжения логической 1 и О соответственно, шина 17 выходного сигнала, общая шина 19. Позициями 20-61 показаны входы и выходы соответствующих блоков. 7. з.п. ф-лы, 3 ил. /)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) С 11 4 Н 03 К 5/<<53, 17/687

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4105599/24-21 (22) 15 ° 08.86 (46) 30.01.88, Бюл. Ф 4 (72) A.Ã.Ñîëîä, В.П.Сидоренко и Л.А.Кузьменко (53) 621.374,24 (088.8) (56) Авторское свидетельство СССР

1 170599, кл. Н 03 К 5/15, 1984.

Электронная техника. Сер ° 3, вып. 104. !<1.: ЦНИИ "Электроника"

1983, с. 109, рис. 1. (54) УСТРОЙСТВО <РОРМИРОВАНИЯ И!1ПУЛЬСНЫХ СИГНАЛОВ И УРОВНЕЙ ПОСТОЯННОГО

НАПРЯЖЕНИЯ HA ИДП-ТРАНЗИСТОРАХ (57) Изобретение может быть использовано н качестве устройства формирования импульсных режимных воздействий в приборах измерительной и вычислительной техники. Целью изобре-. тения являетгя расширение функциональных возможностей. Цель достигается н результате введения в устройство доп«лнительных блоков: блока 1 усилителей задержанного сигнала с линией 2 задержки, детектора 4 смены уровня выходного сигнала, переключателя 3 фазы, блока 5 защиты,коммутатора 7 уровня и устройства 8 восстановления выходного уровня, Это обеспечивает возможность подачи на шину выходного сигнала сигналов от других источников информации, автоматический перевод выхода устройства в высокоимпедансное состояние, защиту от больших токов в ключах и повышение надежности устройства. На чертеже также показаны блоки 9-12 управления ключами логических "0" и "1", шина 13 управления промежуточным состоянием, шина 14 входного сигнала, шина 15 переключения фазы, шины 17 и 18 напряжения логической "1" и "0" соответственно, шина 17 выходного сигнала, общая шина 19. Позициями 20-61 показаны входы и выходы соответствующих блоков.

7. з.п. ф-лы 3 ил.!

13

Изос ре.ек а относится к иМпульсной технике н может быть испольэогано в качестве устройства формирования импульсных режимных воздействий в приборах измерительной и вычислительной техники.

Целью изобретения является расширение функциональных воэможностей устройства эа счет введения режима переключения фазы выходного сигнала и повышение надежности устройства благодаря переводу выхода устройства в промежуточное высокоимпедансное состояние при коротком замыкании шины выходного сигнала на высокий или низкий уровень напряжения. Цель изобретения достигается путем введения в устройство дополнительных блоков— блока усилителей задержанного сигнала с линией задержки, детектора смены уровня выходного сигнала, переключателя фазы, блока защиты, коммутатора уровня, устройства восстановления выходного уровня. Благодаря введенным блокам обеспечивается воэможность подачи на пшну выходного сигнала сигналов от других источников информации, регулирование уровней и переключение фазы выходных импульсов, н такя<.: обеспечивается автоматический перевод выхода устройства в высокоимпс„:-янсное состояние при коротком эамкк-анни выходной шины, -..е, запп>па or ольших токов в ключах и> :-.ледовательно, повышение надежности ус сройства.

Иа фиг, приведена функциональная схема предлэгаемогo устройства, на фи". 2:. ". — принципиальные схемы

< сновных бл >кон устройства на МДПч„,. нзис.оpм.

Устройсчво c .<держит JIQK 1 усили>елей задержанного сигнала, линию 2 э >дс.-ржки, п -р ключатель 3 фазы, детектор 4 cMf ны ;ровня входного сигна.".а> устройство 5 защиты, блок 6 управления промежуточным состоянием, коммутатор 7 уровня> устройство 8 восстановления выходного уровня, блок

9 управ".åíèÿ ключом логической "1< блок 10 управления ключом логичесхого "О", ключ 11 погической "1", к.po

Шина 13 управления промежуточным состоянием подключена к первому sxoc, ду 20 блока 6 управления промежуточным состоянием, к первому входу

21 коммутатора 7 уровня и к второму входу 22 устройства 8 восстановления. Шина 14 входного сигнала подключена к первому входу 23 переключателя 3 фазы, а шина 15 сигнала переключения фазы подключена к второму входу 24 переключателя 3 фазы. Пер" вый выход 25 переключателя 3 фазы !

5 подключен к второму входу 26 блока

9 управления ключом логической "1" и к первому входу 27 детектора 4 смены уровня входного сигнала. Второй выход 28 переключателя 3 фазы

20 подключен к входу 29 линии 2 задержки, к второму входу 30 блока управления ключом логического "О" и к .первому входу 31 устройства 8 восстановления выходного уровня. Выход 32 линии 2 задержки подключен к входу 33 блока 1 усилителей задержанных сигналов, первый выход 34 последнего подключен к. второму входу 35 детектора 4 смены уровня входного сигнала и к первому входу 36 устройства 5 защиты, второй вьгход 37 подключен к третьему входу 38 детектора 4 смены уровня входного сигнала и к второму входу 39 устройства защиты. Выход

40 детектора 4 смены уровня входного сигнала подключен к третьему входу 41 устройства 5 защиты. Выход 42 устройства 5 защиты подключен к второму входу 43 блока 6 управления

40 промежуточным состоянием, а его выход 44 подключен к первым входам 45 и 46 блоков 9 и 10 управления ключом логической "1" и логического

"О" соответственно. Вход 47 ключа 11

45 логической "1" подключен к шине 16 напряжения логической "1". Вход 48 ключа 12 логического "0" подключен к шине 18 напряжения логического "О" и к второму входу 49 коммутатора 7

SO уровня. Выход 50 коммутатора 7 уровня подключен к третьему входу 51 блока 10 управления ключом логическога "О", к третьему входу 52 блока 9 управления ключом логической

"1" и к пятому входу 53 устройства

5 защиты. Шина 17 выходного сигнала подключена к входам 54 и 55 соответственно ключей 11 и 12 логической

"1" и логического "О", к выходу 56

1370

10 щему ду кого "0".

Блок 1 усилителей задержанного 15 сигнала, переключатель 3 фазы, блок

6 управления промежуточным состоянием, коммутатор 7 уровня, устройство 8 восстановления выходного уровня, блок 9 управления ключом логического "0" и блок 10 управления ключом логической "1" выполнены на МДП-транзисторах и включены между шиной 64 питания и общей шино" 19.

Блок 1 усилителей задержанного 25 сигнала служит для формирования прямого и инверсного сигналов, задержанных относительно входного, и состоит из последовательно включенных первого 65 и второго 66 инверторов, 30

Вход 33 блока 1 усилителей является входом первого инвертора 65, выход которого является первым вьгходом 34 этого блока, а выход второго инвертора 66 является вторым выходом 37 этого блока.

20 устройства 8 г осстановленггя и к четвертому вход" 57 устройства 5 защиты.

Второй выхоп 58 блока 9 управления ключом логической 1" подключен к четвертому входу 59 детектора 4 смены уровня входного сигнала. Первый выход 60 блока управления ключом логической "1" подключен к управляющему входу 61 ключа 11 логической "1".

Выход 62 блока 10 управления ключом логического "0" подключен к управляювхо 63 ключа 12 логичесПереключатель 3 фазы обеспечивает формирование прямого или инверсного сигнала в зависимости от сигнала, подаваемого на шину 15 сигнала переключения фазы, Он состоит иэ четырех инверторов 67-70 и двух транзисторбв 71 и 72. Вход первого инвертора 67 является первым входом 23 переключателя 3 фазы, а выход этого инвертора подключен к входу второго инвертора 68 и к стоку первого транзистора 71, исток которого является вторым выходом 28 переключателя 3 фазы. Выход второго инвертора

68 соединен со стоком второго транзистора 72, исток которого является первым выходом 25 переключателя 3 фазы, Вход третьего инвертора 69 является вторым входом 24 переключателя 3 фазы, а его выход соединен с входом четвертого инвертора 70 и с затвором второго транзистора 72.Затвор первого тран,истора 71 переклю40

752

4 чателя 3 фазы соединен с выходом четвертого инвертора 70 этого блока.

Петектор 4 смены уровня входного си! нала предназначен для формиронгния импульсов при смене уровня входногоо си нала, по длительности равных времени задержки линии 2 эацержки, Он содержит два последовательно соединенных транзистора 73 и 74. Сток и затвор первого 73 из них является соответственно первым 27 и вторым 35 входами детектора 4, а сток и затвор второго транзистора 74 являются соответственно третьим 38 и четвертым 59 входами детектора, выход 40 которого соединен с точкой соединения транзисторов 73 и 74 этого блока

Устройство 5 защиты формирует на своем выходе 42 сигнал при коротком замыкании шины 17 выходного сигнала.

Оно содержит инвертор 75 и элемент

2И-ИЛИ/НЕ 76, включенные между шиной 64 питания и пятым входом 53 этого блока. Первый 36 и четвертый

57 входы устройства 5 защиты составляет первую пару входов по схеме И элемента 2И-ИЛИ/НЕ, а второй вход

39 устройства 5 защиты и выхоц инвертора 75 этого блока составляют вторую пару входов по схеме И этого элемента. Третий вход 41 устройства

5 защиты является входом по схеме

ИЛИ элемента 2И-ИЛИ/НЕ, выход кото( рого является выходом 42 устройства

5 защиты.

Блок 6 управления промежуточным состоянием состоит из инвертора 77 и двух транзис -.оров 78 и 79. Вход инвертора 77 является первым входом 20 блока 6 управления промежуточным состоянием и соединен с затвором второго транзистора 79, сток которого подключен к шине 64 питания. Затвор первого транзистора 78 соединен с выходом инвертора 77 этого блока, а сток является вторым входом блока 6 управления промежуточным состоянием. Истоки транзисторов 78 и

79 этого блока объединены и являются выходом 44 блока.

Коммутатор 7 уровня содержит инвертор 80 и два транзистора 81 и 82.

Вход инвертора 80 соединен с затвором первого транзистора 81, исток которого соединен с общей шиной и подключен к первому входу 21 коммутатора 7 уровня. Выход инвертора 80 подключен к затвору второго транзис5 13707 тора 82, ".ток которого является вторым входом 49 коммутатора 7 уровня, а точка соединения транзисторов 81 и 82 является выходом 50 этого блока.

Блок 6 управления промежуточным состоянием формирует на своем выходе

44 блокирующий сигнал при поступлении на его входы 20 и 43 или сигнала управления промежуточным состоянием, или .сигнала с выхода 42 устройства 10

Ю

5 защиты.

Устройство 8 восстановления выходного уровня служит для восстановления уровня выходного сигнала при снятии короткоrо замыкания с шины 17 15 выходного сигнала, Устройство 8 восстановления выходного уровня содержит два элемента 2ИЛИ-НЕ 83 и 84 и два транзистора 85 и 86, причем первый вход первого элемента 2ИЛИ-НЕ 83 20 является первым входом 31 этого устройства, а вторые входы элементов

2ИЛИ-HE 83 и 84 подключены к второму входу 22 этого устройства, выход первого элемента 2ИЛИ-НЕ 83 соединен с первым входом второго элемента 2ИЛИ-НЕ 84 и с затвором второго транзистора 86, исток которого соединен с общей шиной 19, а выход второго элемента 2ИЛИ-НЕ 84 соединен с 30 затвором первого транзистора 85,сток которого соединен с шиной питания 64.

Точка соединения герзого 85 и второго 86 транзисторов является выходом

50 устрсйсгва 8 восстановления выходного уровня, Блоки 9 и 10 управления ключами логической 1" и логического "О" служат для формирования управляющих сигнапов, подаваемых на управляющие 40 входы ключей 11 и 12 логической "1" и логического 0".

Блок 9 управления ключом логической "1" содсржит два инвертора

87 и 88 и два транзистора 89 и 90, 45 причем входы инверторов 87 и 88 соединены - нторьм входом 26 этого блока, а их выхопы являются соответственно вторым 58 и первым 60 выходами этого блока. Стоки транзисторов 89 50 и 90 этого блока соединены соответственно с выходаки первого 87 и второго 88 инверторов, их истоки подключены к третьему входу 5?, 3aT воры — к первому входу 45 блока 9 управления ключом логической "1".

Блок 10 управления ключом логического "О" содержит инвертор 91 и

52 6 транзистор 92, причем вход инвертс.— ра является вторым входом 30 этого блока, а,выход — выходом 62 этого блока, сток транзистора 92 соединен с выходом инвертора 91 этого же блока 10, а затвор и исток являются соответственно первым 46 и третьим

51 входами блока управления ключом логического "0 .

Ключи 11 и 12 логической "1" и логического "О" представляют собой транзисторы, затворы которых являются управляющими входами 61 и 63 этих ключей.

Устройство при формировании выходного сигнала, синфазного входному, работает следующим образом.

На шину 13 управления промежуточным состоянием поступает низкий уровень напряжения, что исключает блокировку прохождения управляющих сигналов на выходах 60 и 62 блоков управления ключами. При подаче на входную шину 14 импульсного сигнала, а на шину 15 низкого уровня напряжения на выходе 25 переключателя 3 фазы будет формироваться сигнал, противофазный входному, а на выходе 28— синфазный. Противофазный сигнал с выхода 25 поступает на вход 26 блока 9 управления ключом логической

"1", где инвертируется н поступает на вход 61 ключа 11 логической "1".

Синфаэный сигнал с выхода 28 поступает на вход 30 блока управления ключом логического "О". где инвертируется и поступает на вход 63 ключа логического "О". В зависимости от уровня входного сигнала шина выходного сигнала будет подключаться или к шине напряжения логической

"1" (при высоком уровне входного сигнала), или к шине напряжения логического "0" (при низком уровне входного сигнала). Таким образом, на шине 17 будут формироваться сигналы высокого и низкого уровней, синфаэные с входным сигналом. С выхода 28 переключателя 3 фазы сигнал, синфазный входному поступает на вход

Ф

29 линии 2 задержки, где задерживается н поступает на вход 33 блока 1

1силителей задержанного сигнала, на выходах 34 и 37 которого формируются два противофаэных сигнала, задержанных относительно входного сигнала. С помощью этих сигналов и двух противофаэных сигналов, не эадержан1370752 8 ных относительно входного сигнала на выходе 40 детектора 4 во время переходного процесса, формируетсяимпульс, по длительности равный длительности задержки. Этот импульс блокирует выход 42 устройства 5 защиты на общую шину, исключая формирование блокирующего сигнала на выходе 42, и обеспечивает устойчивую работу устройства в режимах формирования выходных сигналов. На выходе устройства 8 восстановления формируется сигнал, синфазный с выходным, Выходное сопротивление устройства восстановления намного больше выходного сопротивления открытых ключей 11 и 12 и в режимах формирования устройством выходных сигналов не оказывает влияния на формирование выходных импульсов.

Рассмотрим работу устройства при коротком замыкании шины 17 выходного сигнала на низкий уровень напряжения.

На выходе 42 устройства 5 защиты вырабатывается блокирующий импульс, который передается через блок 6 управления промежуточным состоянием и блокирует входы 61 и 63 на шину напряжения логического "0", вследствие чего ключи 11 и 12 закрываются и протекание тока через них исключается. В это время на выходе 56 устройства 8 восстановления должен формироваться высокий уровень, но выход 56 эакорочен на низкий уровень напряжения, следовательно, ток будет протекать с выхода 56.Но так как выходное напряжение устройства

8 восстановления большое, то ток этот будет незначительный. Формирование сигнала на выходе 42 устройства 5 защиты будет происходить, когда не будут совпадать фаза входного сигнала и фаза сигнала на выходной шине 17 при работе устрой— ства в режиме формирования синфазных сигналов. Входной сигнал в это время имеет высокий уровень, а выходной сигнал — низкий, следовательно, на выходе 42 вырабатывается сигнал эа исключением времени, когда формируется сигнал на выходе 40 детектора 4 смены уровня входного сигнала. Следовательно, если выходной сигнал начнет формироваться раньше, чем окончится импульс иа выходе 40, то воэможно протекание тока во вре(10

Работа устройства при коротком замыкании выходной шины на высокий уровень напряжения аналогична работе при коротком замыкании на шину низкого уровня, за исключением тога, что, так как в это время формируются на выходе устройства сигналы, противофазные входному, блокирующий сигнал на выходе 42 формируется тогда, когда сигнал на выходной шине 17 синфазный входному. Таким образом, перевод ключей 11 и 12 в непроводящее состояние осуществляется при коротком замыкании выходной шины на высокий или низкий уровень напряжения в случае работы устройства в режиме формирования синфаэных сигналов входным при несовпадении фаз входного и выходного сигналов, а при работе в режиме формирования сигналов, противофазных входным — при совпадении фаз входного и выходного сигналов.

Когда на шину 13 поступает управляющий сигнал, на выходе 44 блока 6 управления промежуточным состоянием

55 мя переходного процесса через ключ

11. Это произойдет в том случае, если время задержки сигнала на линии 2 задержки будет больше, чем время задержки формирования выходного сигнала относительно входно1о. 1 слн эти времена будут равны, то ток через ключ 11 во время короткого замыкания протекать не будет. Так как уровень логического 0 выходного сигнала может отличаться от уровня логического "0" входного сигнала и сигналов, вырабатываемых узлами устройства, то для обеспечения формирования сигнала защиты на выходе 42 необходимо подавать в режимах формирования выходных сигналов уровень напряжения логического "0" шины 18 на входы

51 — 53.

Устройство переключается по сигналу на шине 15 на работу в режиме формирования сигналов на выходной шине, противофаэных входным. По этому сигналу фазы сигналов на выходах 25 и

28 изменяются на противофазные.Все остальные функциональные узлы устройства при работе устройства в режиме формирования выходного сигнала, противофазного входному, работают так же, как в режиме формирования выходного сигнала, синфазного входному.

1370752

Устройство формирования импульсных сигналов и уровней постоянного напряжени:-; на МДП-транзисторах обеспечива,«>рь;-рование рс-«улируемьх по уровимпульс;.. «х си.нагон и уровней по;т:т«я.. о напряжения с пареключением." ХР. t«c)»«I" уl! It:, a>tc ;0«II, t»« CH« 1«aË>t На .«г эа;.ньп. и проти э, ..:.,Яый режимы рас . -«шитой от "«>р.>ткого замыка. И Н НЬГХОЦ>t ОЙ Ш««!«b! tla Н«(СОКИЙ И НИЗ к» урон.««« ч. .,;::г, е««>. я и восстановле ..:"и уровней выхс диого сигнеча при и я E Hl«эамья-:Bl ия с шины выходного сиг кала «а t-:ûæå обеспечивает пере: кч и . выхода у.-.трс йст эа ««о уп,;., :.я вшему сигнал.. ы высокоимпеданса: -: сс.оян «е. Tat;им обра ом, пред1a .;. уст1»эйство эа счет расшире:н,, еж: мов рзб«эть«расширяет обла< ть чt.:,:1 е н е н:«я „ «o I м у л э и э о б р е т е н и я

1. Устрой-.

;;«: х спг«эалон

TRG формирования импульи уровней постоянного

ME«It-транзисторах, со" р-;аления ключом лоблок -правления ключом блок управления проt t t p Et t«p. l«и я H a.. р каг«ее блок г««ч» кои "1", It ln Г . ч е t" KO ГО ме кут > -t Hatt г ост эянием, включенные

«еж",у шинс«.E«;«HTç««HR и с бщей шиной, э E. кже клкч логической 1" и ключ .ог«неcKol 0, выходы блоков уп.:.ялегнп«я клк «ми лс гнческой "1" и н«,:рабатывается сигнал, который nepeEtn! т клк «и 1 t и 12 в непроводящее с<>с; яни;,: сдновреМен« о переводит вьгход . >6 устройства В восстановления я высскоимнедансное состояние.

Кроь«е того, этим сигналом выход 50 коммутатора 7 уровня переключается на общую шину. Данное коммутирование необходимо в том случае, когда уровень напряжения логического 0" на шине 18 будет выше уровня напряжения на общей шине на величину, равную или выше порогового напряжения ключей 11 и 12, чтобы исключить протекание через них тока. В случае коммуTaöèH вьмода 50 на общую шину на выходах 60 и 62 установятся потенциалы, "низкие к потенциалу общей шины, и ключи будут в высокоимпедансном состоянии в диапазоне напряжений от уровня напряжения общей шины и до допустимогс высокого уровня напряжения °

55 логического О соответственно подl l 1l ключены к управляющим входам ключей логической " 1" и логического "0", ключи логической "1" и логического 0 соединены последовательно и включены между шинами напряжений логической " 1" и логического "0", а точка соединения ключей подключена к шине выходного сигнала, выход блська управления промежуточным состоянием подключен к первым входам блока управления ключами логической "1" и логического "0", перзьгй вход блока управления промежуточным состоянием подключен к шине управления промежуточным состоянием, о т л и ч а ю— щ е е с я тем, что, с целью расширения функциональных возможностей устройства и повышения надежности, в него дополнительно введены блок усилителей задержанного сигнала, линия задержки, детектор смены уровня входного сигнала, переключатель фазы, устройство защиты, коммутатор уровня, устройство восстановления выходного уровня, первый вход переключателя фазы подключен к шине входного сигнала, второй вход — к шине сигнала переключения фазы, первый выход переключателя фазы подключен к второму входу блока управления ключом логической 1 и к перному входу детектора смены уровня входного сигнала, второй вьиод - к второму входу блока управления ключом логического "0 . к первому входу устройства восстановления выходного уровня и к входу линии задержки, выход которой подключен к входу бло&,à усилителей задержанных сигналов, первый выход которого подключен к первому входу устройства защиты и к второму входу детектора смены уровня входного сигнала, а второй выход подключен к второму входу устройства .эащиты и к третьему входу детсктора смены уровня нходього игнала, чотвертыи вход «етектора смены уровня входного си«н. «л подключен Y вто,>ому выходу блскг управления клн>чом ло .«эческс и "t, а его выход подсоединен к т1, -.üpèI! вхог.;у устройства защиты, . вертъ«й вход устройства эащи э ы

ri.. Kt«â÷åE«к вых;ду устр >йства вос. . ановле««ия вьмодного уровня и к шин; E «õñ>äíîãо сигнала, E«Hть«й вход подключен к выходу комму-.,тора уровня и ". 1реть««««входа 1 о;-окон улравления ключами, выход устройства защиты подключен к второму входу блока управле..ия промежуточным состоянием, первый вход коммутатора уровня подключен к шине сигнала управления

Промежуточным состоянием и к второму входу устройства восстановления выходного уровня, а второй и третий входы подключены соответственно к шине на»»ряжения логического "0" и к общей шине, блок усилителей задержанного сигнала, переключатель фазы, блок управления промежуточным состоянием, коммутатор уровня, устройство восстановления уровня выходного сигнала, блоки управления ключами логической "1" и логического 0 включены также между шиной питания и общей шиной.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что переключатель фазы содержит четыре инвертора и два транзистора, вход первого инвертора является первым входом переключателя фазы, а его вь»ход подключен к входу второго инвертора и к стоку первого транзистора, исток которого является вторым выходом переключателя фазы, выход второго инвертора соединен со стоком второго транзистора, исток которого является первым выходом переключателя фазы, вход третьего инвертора является вторым входом переключателя фазы, а его выход соединен с входом четвертого инвертора и с затвором второго транзистора, затвор первого транзистора соединен с выходОм чет вертого инвертора.

3. Устройство по п. 1, о т л и— ч а.ю щ е е с я тем, что детектор смены уровня выходного сигнала содержит два последовательно соединенных транзистора, сток и затвор первого из них являются соответственно первым и вторым, а сток и затвор второго — третьим и четвертым входал»и детектора смены уровня выходного сигнала, а точка соединения транзисторов — его выходом.

4. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что устройство защиты выполнено на элементе

2И-ИЛИ/НЕ и инверторе, включенных между шиной питания и пятым входом устройства защиты, первый и четвертый входы устройства защиты подключены к первой паре входов по схеме И

370752 !2 элемент.» 2И-IUIH/HE, а второй вход устройства защиты и выход инвертора этого блока составляют вторую пару входов по схеме И элемента 2И-ИЛ!!/НЕ, 5 третий вход устройства защиты является входом по схеме ИЛ!! элемента

2И-ИЛИ/НЕ, выход которого является выходом устройства защиты.

5. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок управления промежуточным состоянием состоит из инвертора и двух транзисторов, вход инвертора является первым входам этого блока и соединен с затвором второго транзистора, сток которого подключен к шине питания, затвор первого транзистора соединен с выходом инвертора, а сток является вторым входом этого блока, истоки этих транзисторов объединены и являются выходом блока управления промежуточным состоянием.

6. Устройство по п. 1, о т л и

25 ч а ю щ е е с я тем, что коммутатор уровня содержит инвертор и два транзистора, вход инвертора соединен с затвором первого транзистора, исток которого соединен с общей шиной и с первым входом коммутатора уровня, выход инвертора соединен с затвором второго транзистора, сток которого является вторым входол» коммутатора уровня, а точка соединения транзис35 торов — его выходом.

7. Устройство по п, 1, о т л ич а ю щ е е с я тем, что устройство восстановления уровня выходного сигнала содержит два э.лемента 2ИЛИ-НЕ

4р и два транзистора, причем первый вход первого элемента 2ИЛИ-НЕ является первым входом устройства восстановления уровня выходного сигнала, а вторые входы элементов 2ИЛИ-НЕ î »е45 динены и являются вторым входом устройства восстановления уровня выходного сигнала, выходом которого является точка соединения транзисторов, выход первого элемента 2ИЛИ-НЕ соединен с первым входом второго элемента

2ИЛИ-НЕ и с затвором второго транзистора, исток которого соединен с общей шиной, а выход второго элемента 2ИЛИ-НЕ соединен с затвором первого тРанзистоРа, сток которого соединен g шиной питания.

8. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блоки уп1З

137 равления ключами логической "1" и логического "0" содержат по меньшей .мере один инвертор и один транзистор, причем вход инвертора является вторыи входом этого блока, а выход—

0752 14 выходом этого блока, к которому подключен также сток транзистора, исток и затвор которого соединены соответственно с третьим и с первым входами блока управления ключами.

137075? /пыл

Р2

2о

Составитель В.Лементуев

Редактор Э.Слиган Техред И.Попович Корректор А.Тяско

Заказ 427/54 Тираж î28 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

-1

Прои- :..>дственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4