Устройство цифрового сопровождения фазы периодического сигнала

 

Изобретение относится к электронике и обеспечивает расширение рабочего диапазона частот. Устр-во содержит генератор импульсов, сумматор имтульсных последовательностей, измерительный счетчик импульсов, детектор периодического сигнала, счетчик импульсов, регистр памяти, параллельный сумматор-накопитель. Для достижения цели введены элементы И и блок вычисления порядка величин выходного сигнала счетчика импульсов . Блок вычисления выполнен в виде трех дополнительных элементов И. Счетчик иьшульсов 5 выполнен в виде дополнительного -параллельного сумматора-накопителя. 1 з.п. ф-глы, 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 1. 7 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 902266 (21) 3969202/24-09 (22) 16.10.85 (46) 23.02.88. Бюл. Ф 7 (71) Особое конструкторское бюро станкостроения (72) В. А. Казанский, Э. С. Мучник и В. А. Рыдов (53) 621.396.666(088.8) (56) Цифровые системы фазовой синхронизации./ Под ред. М. И. Жодвишского. " М.: Советское радио, 1980, с. 60.

Авторское свидетельство СССР

У 902266, кл. H 03 L 7/00, 1979. (54) УСТРОЙСТВО ЦИФРОВОГО СОПРОВОЖДЕНИЯ ФАЗЫ ПЕРИОДИЧЕСКОГО СИГНАЛА

„.SU 1376241 А 2 (57) Изобретение относится к электронике и обеспечивает расширение рабочего диапазона частот. Устр-во содержит генератор импульсов, сумматор импульсных последовательностей, измерительный счетчик импульсов, детектор периодического сигнала, счетчик импульсов, регистр памяти, параллельный сумматор-накопитель. Для достижения цели введены элементы И и блок вычисления порядка величин выходного сигнала счетчика импульсов. Блок вычисления выполнен в виде трех дополнительных элементов И.

Счетчик импульсов 5 выполнен в виде дополнительного параллельного сумматора-накопителя. 1 э.п. ф-.лы, 2 ил.

1376241

4$=Я-УТ, 55

Изобретение относится к электронике; может быть использовано в радиотехнических, акустических и электрических системах для получения информации о мгновенном текущем значении фазы периодического сигнала, в частности в уСловиях его частотной и фазовой модуляции, и является усовершенствованием устройства по авт. св. Ф 902266.

Целью является расширение рабочего диапазона частот.

На фиг. 1 представлена структур" ная электрическая схема устройства цифрового сопровождения фазы периодического сигнала; на фиг. 2 — временные диаграммы работы устройства.

Устройство цифрового сопровождения фазы периодического сигнала содержит генератор 1 импульсов, сумматор 2 импульсных последовательностей, измерительный счетчик 3, детектор 4 нулей периодического сигнала, счетчик 5 импульсов, выполненный в виде дополнительного параллельного сумматора-накопителя, регистр 6 памяти, параллельный сумматор-накопитель 7, элементы И 8 и блок 9 вычисления порядка величин выходного сигнала измерительного счетчика им" пульсов, выполненный в виде первого

10, второго 11 и третьего 12 дополнительных .элементов И.

Генератор 1 содержит задающий генератор 13, I-K-триггер 14, первый

15, второй 16, третий 17 и четвертый

l8 элементы И-НЕ.

Детектор 4 содержит регистр 19 сдвига, пятый 20, шестой 21, седьмой 22 и восьмой 23 элементы И-НЕ.

Счетчйк 3 содержит первый 24 и второй 25 четырехразрядные счетчики.

Параллельный сумматор-накопитель

7 содержит первый 26 и второй 27 параллельные четырехразрядные сумматоры, а также первый 28 и второй 29 четырехразрядные регистры, Сумматор 2 импульсных последовательностей содержит девятый 39 и де" сятый 31 элементы И-НЕ.

Выходной счетчик 5 импульсов, выполненный в виде параллельного сумматора"накопителя, содержит третий

32 и четвертый 33 параллельные четы" рехразрядные сумматоры, третий 34 и четвертый 35 четырехразрядные регистры, а также пятый — двенадцатый

36-43 инверторы, 5

Устройство работает следующим образом, На вход устройства поступает периодический сигнал, частота которого близка к нижнему пределу частотного диапазона, т,е ° примерно равна, например, 16 кГц (фиг. 2а, интервал

t,-t„). При этом длительность периода близка к максимальной. Детектор

4 нулей при переходе сигнала через нуль от "-" к "+" вырабатывает два импульса, разнесенных во времени, причем первый импульс (фиг. 2б) фиксирует нулевое значение фазы, а второй (фиг. 2в) сдвинут относительно первого, эти импульсы синхронизированы соответственно с первым и вторым тактами генератора 1, частота которых равна, например, 4мГц, Причем первый импульс образуется на выходе восьмого элемента И-НЕ 23, а второй импульс на выходе шестого элемента И-НЕ 21.

По первому импульсу содержимое измерительного счетчика 3 записывается в регистр 6 памяти. Одновременно этим импульсом счетчик 5 и параллельный сумматор-накопитель 7 устанавливаются в начальное, в данном случае, нулевое состояние. Таким образом, в этот момент содержимое счетчика 5 соответствует нулевому значению фазы периодического сигнала, и число на его выходе соответствует этому значению.

По второму импульсу содержимое измерительного счетчика 3 устанавливается в начальное единичное состояние.

В промежутках между импульсами установки через счетный вход счетчик 3 заполняется импульсами с частотой F, поступающими с выхода четвертого элемента И-НЕ 18 (F=4 МГц).

В результате на его выходе образуется число, равное количеству посту" пающих импульсов, но в обратном коде, т.е. счетчик 3 работает на "вычитание". 3а период Т входного сигнала измерительный счетчик 3 принимает FxT импульсов. В регистр 6 число из счетчика 3 записывается в обратном коде где S — - емкость счетчика 3.

Так как в нижней части диапазона сопровождения (при f„„„) период T бли1376241 же к своему максимальному значению, то на вход счетчика 3 поступает близкое к максимальному число импульсов тактовой частоты F, Следовательно, в момент окончания периода Т в счетчике 3 присутствует число, близкое к нулю. Это число записано в регистр

6 памяти, С выхода регистра 6 памяти код старших разрядов одновременно подается на вход параллельного сумматоранакопителя 7 и на вход блока 9 вычисления.

Блок 9 работает следующим образом.

Все разряды регистра 6 имеют зна" чение "1", в этом случае выходы блока 9 имеют также значение "!".

Прямые выходы блока 9 подключены к входам младших разрядов параллельного сумматора-накопителя 7 в обратном порядке, т.е. старший разряд включен на вход первого (младшего) разряда, (п-1)-й — на вход второго разряда и т.д. В результате при зна чении выходов "l", в момент каждого строба с выхода десятого элемента

И-НЕ 31 сумматора 2 по параллельному входу старших разрядов (входы четвертого параллельного четырехразрядного сумматора 33) суммируются "0" и "1" по входу переноса четвертого параллельного сумматора четырехразрядного сумматора 33.

"1" переноса образуется за счет существования всех "1" на входах третьего параллельного четырехразрядного сумматора 32 и постоянной

"1" на входе переноса Р,. В результате счетчик 5 импульсов, в случае

40 всех "1" на входе блока 9, работает в режиме четырехраэрядного счетчика импульсов.

Младший разряд на выходе "l" реп и 45 гистра 6 имеет значение О, осталь ные разряды — "1", В этом случае выходы блока 9 имеют значение "1", а выход третьего дополнительного элемента И 12 "О", В момент каждого строба в счетчике импульсов 5 0 и и 50 по параллельному входу четвертого параллельного четырехразрядного сумматора 33, и одному из входов третьего параллельного четырехразрядного сумматора 32 и "1" по выходу перено" са из третьего разряда в четвертый третьего параллельного четырехразрядного сумматора 32. Эта "1" обраэуется за счет существования всех "l" на входах третьего параллельного четырехразрядного сумматора 32 и "1" на входе его переноса. В результате счетчик S импульсов в этом случае работает в режиме пятиразрядного счетчика импульсов.

Второй разряд на выходе регистра

6 имеет значение "0", остальные "1".:

В этом случае выходы второго 11 и третьего 12 дополнительных элементов И имеют значение "0". Счетчик 5 импупьсов работает в режиме шестиразрядного счетчика импульсов.

Третий разряд на выходе регистра

6 имеет значение "0". В этом случае на дополнительных элементах И 10

ll и 12 выходах "0", Счетчик 5 импульсов работает в режиме семиразрядного счетчика импульсов.

Четвертый разряд регистров 6 име" ет значение "0". В этом случае вы" ходы блока 9 имеют значение "0", Счетчик 6 импульсов работает в режиме восьмиразрядного счетчика импуль" сов.

Таким образом, в случае самого длинного периода Т, когда как минимум, на выходе четвертого разряда регистра 6 существует "0", счетчик

5 работает в режиме восьмиразрядного двоичного счетчика импульсов. Одновременно благодаря наличию всех "1" на инверсных выходах блока 9 открывают все элементы И 8. Входы этих ключей связаны с выходами последних четырех старших разрядов параллельного сумматора-накопителя 7, а выходы ключей - с входами его соответствующих разрядов.

При включении всех элементов И 8 все восемь разрядов параллельного сумматора накопителя имеют обратную связь с выходов на входы второго слагаемого и, таким образом, все разряды параллельного сумматора-накопителя включены в режиме параллельного сумматора-накопителя.

В результате при частотах входного сигнала, близких к f„„„, в работе устройства участвуют все восемь разрядов измерительного счетчика 3, счетчика 5 и параллельного сумматоранакопителя 7.

В этом случае импульсы частоты F с выхода второго элемента И"НЕ 16 генератора 1 поступают на вход сумматора 2 и далее на счетный вход

1376241 счетчика 5 импульсов. Одновременно эти импульсы с выхода сумматора 2 поступают на вход стробирования па" раллельного сумматора-накопителя 7, на параллельный вход которого из регистра 6 подается рассогласование

ЬБ. Следовательно, каждым импульсом часТоты Р величина накопленной суммы в параллельном сумматоре"накоI пителе 7 увеличивается на ЬЯ . При непрерывном стробировании параллельный сумматор-накопитель 7 переполняется, на его выходе вырабатывается импульс, и цикл заполнения возобнов- 15 ляется. Импульс переноса поступает на вход девятого элемента И-НЕ 30 сумматора 2, где стробируется импульсом второго такта генератора 1, поступающим на второй вход девятого элемента И"НЕ 30. В результате на выходе сумматора 2 формируется дополнительный импульс, синхронизированный с вторым тактом генератора 1, который поступает на счетный вход счетчика 5 импульсов и стробирующий вход параллельного сумматора-накопителя 7.

Таким образом, в момент перепол" кения параллельного сумматора-нако- зо пителя 7 в него вводится начальная ( сумма, равная 4 S, которая является исходной при последующем цикле его заполнения. При наличии остатка в параллельном сумматоре-накопителе 7 в момент формирования импульса пере- 35 полнения исходной величиной является сумма остатка и 48 (в дальнейшем для упрощения понимания работы схемы описание дается без учета остатка).

Количество импульсов, стробирующих параллельный сумматор-накопитель 7 в очередном цикле накопления, равно (S-4Я 1

n = ent(— — ) ! 48 )9 где ent целая часть выражения, стоящего в скобках;

50 (S- 48) — емкость параллельного сумматора-накопителя 7 после введения начального числа 4S

Период заполнения параллельного сумматора-накопителя 7 равен

S 4$

Т

48 F

Т с учетом того что ЬБ = S-F.Т Т= — -,, Ф

В 48(°

При этом общее количество циклов переполнения параллельного сумматора" накопителя 7 за период входного сиг" нала Т

Т (а ю ЬЯ

Т

Таким образом, на вход сумматора

2 и далее на счетный вход счетчика

5 за период сопровождаемого сигнала Т поступают дополнительные импульсы, что равно величине рассогласования в измерительном счетчике 3.

Общее количество импульсов, поступивших на счетный вход счетчика 5 импульсов в течение периода Т входного сигнала, равно

N=TF+К=S-4S+4S=S и не зависит от величины этого периода и частоты при установившейся частоте входного сигнала (в случае рассматриваемого восьмираэрядного устройства N = 2 ).

Таким образом, на выходе устройства формируется цифровая развертка с постоянным количеством дискрет в течение периода входного сигнала, т,е. синхронизированная с началом и концом этого периода. Мгновенные значения этой развертки соответствуют текущим значениям фазы входного сигнала с погрешностью, не превышающей одной дискреты счетчика 3 импульсов (фиг, 2с(, до момента времени t,).

Во втором случае на входе устрой" ства в момент времени Т, (фиг. 2а) частота входного сигнала скачкообразно увеличивается в 3 5 раза. В этом случае старший (восьмой) pasряд измерительного счетчика 3 импульсов остается в состоянии "1", нулевое значение принимает предшествующий седьмой разряд.

При значении седьмого разряда

"0", а восьмого "1" измерительного счетчика 3 импульсов и регистра 6 сигналы с выходов блока 9 преобразуют счетчик 5 импульсов из восьмиразрядного в семиразрядный.

Одновременно инверсный сигнал с выхода первого блока 9 закрывает один из элементов И 8 и разрывает обратную связь восьмого разряда параллельного сумматора-накопителя 7, 1376241

На первый вход второго параллельного четырехразрядного сумматора 27 подается нуль. В результате старший разряд параллельного сумматора"

5 накопителя 7 перестает работать в режиме накопления сигнала. Но, так как на втором входе второго параллельного четырехраэрядного сумматора

27 существует "1", соответствующая 10 значению страшего разряда регистра

6, он работает в режиме трансляции переноса из предыдущего седьмого разряда непосредственно на выход переноса. Поэтому параллельный сумматор- 15 накопитель 7 преобразуется в семиразрядный.

Таким образом,. сохраняется взаимное соответствие количества функционирующих разрядов измерительного счетчика 3 импульсов, параллельного сумматора-накопителя 7 и счетчика 5 импульсов. При значении частоты входного сигнала, равном 3,5f„„„, устройство функционирует как семиразрядное и переключение его из восьмиразрядного режима в семиразрядный осуществляется элементом И 8 и блоком

9.

Пусть частота входного сигнала в

3,5 раза скачкообразно изменяется с момента времени С„ (фиг. 2а). В момент Времени t t t < фаза его равна нулю. На фиг. 2г приведены идеальные значения фазы этого сигна" ла, на фиг. 2д - фазовый отсчет на выходе четырех старших разрядов устройства. Быстродействие устройства равно периоду входного сигнала. Поэтому с момента скачкообразного изме.нения частоты входного сигнала t до окончания первого периода измененной частоты t z выходной сигнал искажен.

Но уже с момента временй t>, т.е. с запаздыванием на период входного сигнала, цифровое сопровождение фазы

45 осуществляется в пределах требуемой точности устройства.

Рассмотрим работу устройства в случае f „,„, ь 16 f„„. Как и в предыдущем случае фактически разрядность вычислительной части устройства уменьшается при увеличении входного сигнала, В этом случае значение периода входного сигнала минимально. Поэтому уже четыре старших разряда измерительного счетчика 3 импульсов не изменяют своего первоначального состояния, и их значение равно "1", т,е. все выходы регистра

6 имеют значение "1". На всех выходах блока 9 присутствуют "1", которые переключают счетчик 5 импульсов в четырехраэрядный режим. Одновременно все нули с инверсных выходов блока 9 исключают с помощью элементов

И 8 из обратной связи четыре старших разряда параллельного сумматора-накопителя 7. Так как на первые входы этих старших разрядов подаются "1", то перенос с выхода четвертого разряда первого параллельного четырехраэрядного сумматора 26 прямо транслируется через пятый, шестой, седьмой и восьмой разряды на выход второго параллельного четырехразрядного сумматора 27 и параллельный сумматорнакопитель 7 функционирует в четырехразрядном режиме. В результате устройство осуществляет цифровое сопровождение фазы периодического сигнала, частота которого 161„„„- 32Е„„„ в четырехразрядном режиме с точностью четвертого двоичного разряда.

Существует две особенности функционирования устройства.

На вход переноса младшего разряда параллельного сумматора-накопителя 7 постоянно подана "1", компенсирующая потерю "1" при формировании аБ обратным кодом результата счета импульсов счетчиком 3.

В момент начала каждого цикла сопровождения в счетчик 5 импульсов через девятый 30 и десятый 31 элементы И-НЕ добавляется один импульс.

Этот импульс компенсирует неточность цифрового сопровождения фаэ, возникающую вследствие того, что начало периода детектором 4 фиксируется всегда с небольшой задержкой.

Формула изобретения

1. Устройство цифрового сопровождения фазы периодического сигнала по авт. св. У 902266, о т л и ч а ю— щ е е с я тем, что, с целью расширения рабочего диапазона частот, введены элементы И и блок вычисления порядка величины выходного сигнала измерительного счетчика импульсов, при этом элементы И включены между выходами и вторыми входами старших разрядов параллельного сумматора-накопителя, а блок вычисления порядка величины выходного сигнала измери1376241

10 тельного счетчика импульсов подключен входами к выходам регистра памяти и инверсными выходами — к вторым входам элементов И, выходы младших и стар" ших разрядов блоха вычисления порядка величины выходного сигнала измерительного счетчика импульсов под" ключены соответственнок входам старших и младшихразрядов счетчикаимпульсов, выполненного в виде дополнительного параллельного сумматора-накопителя.

2. Устройство по п. 1, о т л и " ч а ю щ е е с я тем, что блок вычисления порядка величин выходного сигнала измерительного счетчика импульсов выполнен в виде последовательно соединенных дополнительных элементов И, вторые входы и выходы которых являются входами и выходами блока вычисления порядка величин выходного сигнала измерительного счетчика импульсов.

ЮЬхоЮ