Цифровой умножитель частоты

 

Изобретение относится к вычислительной технике и может быть использовано при построении -устройств обработки частотных сигналов для управления аналого-цифровыми преобразователями . Цель изобретения - повышение точности формирования частоты выходного сигнала. Предлагаемый умножитель содержит два формирователя 1, 2 импульсов, четыре регистра 3, 4, 9, 10, два элемента 5, 6 задержки, два счетчика 7, 8, три управляемых делителя 11, 12, 13 частоты, генератор 14 тактовых импульсов, три преобразователя 15, 16, 17 прямого кода в обрат1шй, сумматор 18, два информационных входа 19, 20 и два цифровых фильтра 21, 22 с соответствующими связями. Умножитель осуществляет перемножение двух входных частотных сигналов, обеспечивая экстраполяцию частоты выходного сигнала во время измерения очередного периода входного сигнала. 1 ил. § 1(Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1 !! 4 С 06 F 7/68

i)g .

ЬЮДИОТЕЫ.»

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕНКЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4101669/24-24 (22) 10.06.86 (46) 15,03. 88. Бюл. М 10 (71) Куйбышевский авиационный институт им. акад. С.П.Королева (72) Н.А.Камынин (53) 68!.325 (088.8) (56) Авторское свидетельство СССР

N - 957206, кл. 06 F 7/68, 1980.

Авторское свидетельство СССР !!! 1285467, кл. С 06 F 7/68, 1985. (54) ЦИбРОВО11 У!"1ИОЖИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к вычислительной технике и может быть использовано при построении -устройств обработки частотных сигналов для управления аналого-цифровыми преобразователями. Цель изобретения - повыÄÄSUÄÄ 1381502 А1 шение точности формирования частоты выходного сигнала. Предлагаемый умножитель содержит два формирователя

l, 2 импульсов, четыре регистра 3, 4, 9, 10, два элемента 5, 6 задержки, два счетчика 7, 8, три управляемых делителя 11, 12, 13 частоты, генератор 14 тактовых импульсов, три преобразователя 15, 16, 17 прямого кода в обратный, сумматор I 8,,два информационных входа 19, 20 и два цифровых фильтра 21, 22 с соответствующими связями. Умножитель осуществляет перемножение двух входных частотных сигналов, обеспечивая экстраполяцию частоты выходного сигнала во время измерения очередного периода входного сигнала. 1 ил.

138)502

Изобретение относится к вычислительной технике и может быть использовано при построении устройств обработки частотных сигналов для управления аналого-цифровыми преобразователями.

Цель изобретения - повышение точности формирования частоты выходного сигнала.

Функциональная схема цифрового умножителя частоты представлена на чертеже.

Умножитель частоты содержит первый и второй формирователи 1 и 2 импульсов, первый и второй регистры 3 и 4, первый и второй элементы 5 и 6 задержки, первый и второй счетчики 7 и 8, третий и четвертый регистры "9 и 10, первый, второй и третий управляемые делители )), 12 и )3 частоты, генератор 14 тактовых импульсов, первый, второй и третий преобразователи

l5, 16 и 17 прямого кода в обратный, сумматор 18, первый и второй информационные входы 19 и 20, первый и второй цифровые фильтры 2! и 22, причем выход генератора 14 тактовых импульсов соединен с информационными нходами управляемых делителей ))-)3 частоты, выход регистра 9 соединен с управляющим входом управляемого делителя !I частоты, выход которого соединен со счетным входом счетчика 7, выход регистра 10 соединен с управляющим входом управляемого делителя )3 частоты, выход которого соединен со счетным входом счетчика 8, первый информационный вход 19 цифрового умножителя частоты соединен с входом формирователя 1 импульсов, выход которого соединен с входом разрешения записи регистра 3 и через элемент 5 задержки — с входом сброса счетчика 7, информационный выход которого соединен с информационным нходом регистра 3, второй информационный вход 20 цифрового умножителя частоты соединен с входом формирователя 2 импульсов, выход которого соединен с входом разрешения записи регистра и чеpcs элемент 6 задержки — с входом сброса счетчика 8, информационный выход которого соединен с информационным входом регистра 4, выход регистра 3 соединен с входом преобразователя 15 прямого кода в обратный, выход которого соединен с первым входом сумматора 18 через первый цифро5

35 вой фильтр 21, выход регистра 4 соединен с входом преобразователя 16 прямого кода в обратный, выход которого через второй цифровой фильтр 22 соединен с вторым входом сумматора

18, выход сумматора )8 соединен с входом преобразователя 17 прямого кода н обратный, выход которого соединен с управляющим входом управляемого делителя )2 частоты, выход которого соединен с управляющим входом первого и второго цифровых фильтров 2), 22 и является выходом цифрового умножителя частоты.

Умножитель работает следующим образом.

Сигналы первой и второй входных последовательностей импульсон с периодами Т1 и Т поступают на соответствующие входы первого и второго формирователей 1 и 2 импульсов, которые формируют управляющие сигналы длительностью Т и Т соответственно.

Передний фронт импульса длительностью Т1 через первый элемент 5 задержки поступает на вход установки в "0" первого счетчика 7 и устанавливает его в,исходное состояние. Передний фронт импульса длительностью

Т через второй элемент 6 задержки поступает на вход установки в "0" второго счетчика 8 и устанавливает его в исходное состояние.

Первый и второй счетчики 7 и 8 считают импульсы с выходов первого и третьего управляемых делителей l! и

13 частоты соответственно. В регистрах 9 и 10 предварительно записаны числа Ы и соответственно. Коды чисел и Н поступают на установочные входы управляемых делителей ll и 13 частоты соответственно и определяют их коэффициенты деления. На информационные входы первого и третьего уп» равляемых делителей )1 и 13 частоты поступают импульсы с частотой f c о выхода генератора )4 тактовых импульсов. Спустя промежуток времени Т, на вход счетчика 7 поступает N, = Т,Е / e импульсов. Спустя промежуток времени Т на вход счетчика 8 поступает N = Т,f,/ р импульсов. По окончании интервала времени Т, число

N, из счетчика 7 импульсов переписынается в первый регистр 3. По окончании интервала времени Т число N из счетчика 8 импульсов переписывается во второй регистр 4.

1381502

f (i), f (1) 25

50

На управляющий вход второго управляемого делителя 12 частоты через третий преобразователь 17 прямого кода в обратный поступает код с выхода сумматора, равный сумме кодов и у, формируемых на выходах цифровых фильтров 21 и 22 соответственно.

На информационные входы цифровых 10 фильтров 21 и 22 поступают коды и у2, формируемые на выходах преобразователей 15 и 16 прямых кодов в обратные соответственно.

Коды у, и тд вычисляются по форму- 15 лам:

> = 1/11,; >,= 1/И,.

Число, обратное числу у = у + у д З 64 определяет коэффициент деления управляемого делителя 12 частоты, на выходе которого импульсы появляются через интервалы времени

Т„, 1/>f 1/(> + >,)f .

Тогда частота импульсов на выходе цифрового умножителя частоты равна

6ЫХ / ВЫХ 33 !! 34 о

Очередной импульс на выходе управляемого делителя 12 частоты поступает на управляющий вход цифровых фильтров 21 и 22 и управляет формированием новых значений кодов т и

3 у4. В качестве цифровых фильтров 21 и 22 используются КИХ-фильтры (фильт- 3 ры с конечной импульсной характеристикой). При этом, код на выходе

У цифрового фильтра 21 при формировании очередного периода Т может быть представлен в виде

М1,= 1 „у,(i).

1* 1 где М, — порядок первого цифрового

КИХ-фильтра;

/» „ - коэффициенты фильтра;

y(i) — значения входных кодов при формировании предыдущих

Ььп

Код на выходе цифрового фильтра

22 при формировании очередного периода Т !„ может быть представлен в виде

М2

4 4»-. — 1»21 71(1=! где М2 — порядок второго цифрового

КИХ-фильтра, 1»1,- коэффициенты фильтра; у2(i) — значения входных кодов при формировании предыдущих периодов Ть„х

Тогда частота импульсов на выходе цифрового умножителя частоты равна

41!

f ЬЫ "! о+ 74 О = f Ñ Н,. „!,(1-)+

Ч1 !.1

< С . р у,(2-)

21 2 м

<„,„=, р„,() +p Е р,,,(), i=1 1=1 где f, 1/Т,, =„1/Т2 — частота следования импульсов первого и второго входных сигналов соответственно; измеренные значения частоты следования импульсов первого и второго входных сигналов соотвечственно при формировании предыдущих периодов Т „„.

Таким образом, выбирая порядок М и М 2 цифровых фильтров и рассчитывая коэффициенты цифровых фильтров по известным методикам, можно обеспечить формирование импульсов на выходе цифрового умножителя частоты с частотой, зависящей от значений любого наперед заданного числа предшествующих значений частоты входного сигнала, т.е. обеспечить экстраполяцию частоты выходного сигнала во время измерения очередного периода входного сигнала и -тем самым устранить динамическую ошибку, возникающую при изменении частоты входных сигналов.

Формула изобретения

Цифровой умножитель частоты, содержащий генератор тактовых импульсов, первый, в торой, третий и четвертый регистры, первый и второй формирователи импульсов, первый и второй счетчики, первый, второй и третий преобразователи прямого кода в обратный, первый, второй и третий управляемые делители частоты, сумматор и первый и второй элементы задержки, причем выход генератора тактовых импульсов соединен с информационными входами первого, второго и третьего управляемых делителей частоты, входы первого и второго формирователей импульсов соединены соответственно с первым и вторым информационными вхо1381502

Составитель В. Гусев

Редактор И. Рыбченко Техред Jl. Олийнык Корректор И.Муска

Заказ 1185/45 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 дами умножителя, выход первого формирователя импульсов соединен с входом разрешения записи первого регистра и входоМ первого элемента задержки, выход которого соединен с входом сброса первого счетчика, выход второго формирователя импульсов соединен с входом разрешения записи второго регистра и входом второго элемента задержки, выход которого соединен с входом сброса второго счетчика, разрядные выходы третьего регистра соединены соответственно с установочными входами первого управляющего делителя частоты,.выход которого соединен со счетным входом первого счетчика, разрядные выходы четвертого регистра соединены соответственно с установочными входами третьего управляемого делителя частоты, выход которого соединен со счетным входом второго счетчика, разрядные выходы первого счетчика соединены соответственно с информационными входами первого регистра, раэрядные выходы которого соединены соответственно с входами первого преобразователя прямого кода в обратный, разрядные выходы второго счетчика соединены соответственно с информационными входами второro регистра, разрядные выходы которого соединены соответственно с входами второго преобразователя прямого кода в обратный, выход сумматора соединен

5 с входом третьего преобразователя прямого кода в обратный, разрядные выходы которого соединены соответственно с установочными входами второго управляемого делителя частоты, выход которого соединен с выходом умножителя, отличающийся тем, что, с целью повышения точности формирования частоты выходного сигнала, в него введены первый и второй цифровые фильтры, причем разрядные выходы первого преобразователя прямого кода в обратный соединены соответственно с входами первого цифрового фильтра, разрядные выходы которого соединены соответственно с входами . первой группы сумматора, разрядные выходы второго преобразователя прямого кода в обратный соединены соот25 ветственно с входами второго . цифрового фильтра, разрядные выходы которого соединены соответственно с входами второй группы сумматора, а выход второго управляемого делителя частоты соединен с управляющими входами первого и второго цифровых фильтров.