Сигнатурный анализатор

 

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля и диагностики логических -блоков, в которых наиболее вероятными являются одиночные ошибки. Цель изобретения - упрощение конструкции анализатора. Сигнатурный анализатор содержит формирователь 1 сигнатур, блок 2 хранения эталонных сигнатур, два счетчика 3, 4, блок 5 индикации, элемент ИЛИ 6, элемент И-НЕ 7, два элемента И 8, 9. Для диагностирования одиночной ошибки в последовательности длиной N предварительно определяется эталонная сигнатура для последовательности длиной , где первые N бит совпадают с битами контролируемой последовательности , а остальные - нули (К - разрядность формирователя сигнатур). Перед началом контроля эталонная сигнатура заносится в формирователь сигнатур. После N тактов работы в формирователе сигнатур образуется сигнатура вектора ошибки. Далее производится досчет состояний формирователя сигнатур до 10...0. При этом первый четчик указывает номер такта, на котором произошла одиночная ошибка. 1 ил. 1C сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1383363 А1 (5В 4 G 06 F 11 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4158907/24-24 (22) 15.10.86 (46) 23.03.88. Бюл. № 11 (71) Донецкий политехнический институт (72) А. Н. Тарасенко, Г. М. Львов, О. Н. Дяченко, А. И. Уткин и Н. Л. Антипова (53) 681.3(088.8) (56) Авторское свидетельство СССР № 890396, кл. G 06 F 11/00, 1980.

Авторское свидетельство СССР № 1171797, кл. G 06 F 11/16, 1984. (54) СИГНАТУРНЫЙ АНАЛИЗАТОР (57) Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля и диагностики логических блоков, в которых наиболее вероятными являются одиночные ошибки.

Цель изобретения — упрощение конструкции анализатора. Сигнатурный анализатор содержит формирователь 1 сигнатур, блок 2 хранения эталонных сигнатур, два счетчика

3, 4, блок 5 индикации, элемент ИЛИ 6, элемент И вЂ” НЕ 7, два элемента И 8, 9. Для диагностирования одиночной ошибки в последовательности длиной N предварительно определяется эталонная сигнатура для последовательности длиной 2 — 1, где первые N бит совпадают с битами контролируемой последовательности, а остальные — нули (К— разрядность формирователя сигнатур). Перед началом контроля эталонная сигнатура заносится в формирователь сигнатур. После

N тактов работы в формирователе сигнатур образуется сигнатура вектора ошибки. Далее производится досчет состояний формирователя сигнатур до 10...0. При этом первый счетчик указывает номер такта, на кото- ф ром произошла одиночная ошибка. 1 ил.

1383363

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля и диагностики логических блоков, блоков постоянной и перепрограммируемой памяти, в которых неисправность в одной ячейке памяти проявляется только на одном выходе блока и в одном слове, т.е. в одном блоке выходной последовательности.

Целью изобретения является упрощение конструкции анализатора.

На чертеже представлена структурная схема сигнатурного анализатора.

Анализатор содержит формирователь 1 сигнатур, блок 2 хранения эталонных сигнатур, первый 3 и второй 4 счетчики, блок

5 индикации, элемент ИЛИ 6, элемент И вЂ” НЕ

7, первый 8 и второй 9 элементы И, синхровход 10, информационный вход 11, вход 12 сброса, вход 13 «Пуск», информационные входы 14 — 0...14 — К начальной установки.

Анализатор работает следующим образом

П.о внешнему управляющему сигналу

«Сброс» все разряды формирователя 1 сигнатур устанавливаются в нуль. По внешнему управляющему сигналу «Пуск» первый счетчик 3 устанавливается в состояние

00...01, т.е. младший разряд первого счетчика 3 устанавливается в единицу, остальные разряды — в нуль, эталонная сигнатура с выходов блока 2 хранения эталонных сигнатур заносится в формирователь

1 сигнатур и с входов начальной установки анализатора 14 — 0 — 14 — К во второй счетчик 4 заносится двоичный код числа

N — 1. где N — длина исследуемой последовательности.

Эталонная сигнатура должна быть рассчитана для длины 2 — 1, независимо от

k длины N (К вЂ” разрядность формирователя сигнатур) .

По сигналу «Пуск» на инверсном выходе старшего разряда второго счетчика 4 появляется логическая единица (это следует из того, что N(2 — 1), которая позволяет пропускать синхроимпульсы с выхода элемента И вЂ” НЕ 7 и элемент И 9 на вычитающий вход второго счетчика 4, а также разрешает прохождение исследуемой последовательности с информационного входа 11 анализатора через первый элемент И 8 на информационный вход формирователя 1 сигнатур. Кроме того, так как первый счетчик 3 установлен в состояние 00...01, на инверсном выходе его старшего разряда, который соединен с одним из входов элемента ИЛИ 6, появляется логическая единица. Следовательно, на выходе элемента ИЛИ 6 также устанавливается логическая единица, которая пропускает через элемент И вЂ” НЕ 7 синхроимпульсы с синхровхода 10 анализатора на счетный вход первого счетчика 3 и синхровход формирователя 1. Таким образом, исследуемая последовательность сворачивается в сигнатуру на формирователе 1 сигнатур. Количество разрядов формирователя 1 сигнатур К выбирается таким образом, чтобы выполнялось условие N(2 — 1, где N — число бит в последовательности, поступающей на информационный вход 11 сигнатурного анализатора. Первый счетчик

3 — суммирующий, К+1 — разрядный, второй счетчик 4 — вычитающий, К+1 — разрядный. Формирователь 1 сигнатур, первый

3 и второй 4 счетчики срабатывают по спаду синхроимпульсов, поступающих на синхровход 10 анализатора.

Через N тактов, согласно принципу суперпозиции, в формирователе 1 сигнатур получается сигнатура ошибки. При этом на

15 инверсном выходе старшего разряда второго счетчика 4 появится логический ноль, который прекращает прохождение синхроимпульсов на вычитающий вход второго счетчика 4, а также запрещает поступление исследуемой последовательности на информационный вход формирователя 1 сигнатур. Однако на синхровход формирователя 1 сигнатур продолжают поступать синхроимпульсы и первый счетчик 3 продолжает считать синхроимпульсы до тех пор, 25 пока во всех разрядах, кроме первого, формирователя 1 сигнатур и на инверсном выходе старшего разряда первого счетчика

3 не появятся логические нули. В этом случае на выходе элемента ИЛИ 6 будет логический нуль, который прекращает прохождение через элемент И вЂ” НЕ 7 синхроимпульсов с синхровхода 10 анализатора.

В случае отсутствия ошибки (вектор ошибки равен нулю) первый счетчик 3 прекращает изменять свое состояние тогда, когда на инверсном выходе старшего разряда перЗ5 вого счетчика 3 появится нуль. При этом в остальных разрядах первого счетчика 3 находятся нули, таким образом, индикация всех нулей означает отсутствие ошибок.

В случае одиночной ошибки вектор ошиб40 ки Не равен нулю.

Обратные связи формирователя 1 сигнатур выбраны так, чтобы в режиме генерации сигнатурный регистр формировал предельное число комбинаций M><2 — 1.

Используя принцип суперпозиции, формиро45 вание сигнатуры (вектора) ошибки можно рассматривать независимо от входной последовательности (ее правильных битов). Если ошибка была на i-м такте последовательности, то при формировании сигнатуры ошибки (N тактов) и дальнейшем генери50 ровании сигнатур (от N-го такта до такта с номером 2 ), на такте с номером 2 сигнатурный регистр с выбранными обратными связями последовательно принимает 2 — i состояний, отличных друг от друга. При этом комбинация 10...00 не учитывается, так как она будет учтена позже, а именно на последнем такте работы анализатора.

Эти комбинации имеют период М= 2 — 1 и начинают повторяться в определенной после1383363

Формула изобретения

Составитель С. Старчикин

Редактор Н. Лазаренко Техред И. Верес Корректор Л. Патай

Заказ 914/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 довательности друг за другом. Учитывая, что сигнатура ошибки на i-м такте имеет вид 100...0, генерация сигнатур продолжается далее до такта, на котором формирователь 1 сигнатур устанавливается в состояние 100...0 и одновременно производится подсчет тактов, количество которых равно количеству оставшихся из предельного числа отличных друг от друга комбинаций:

М вЂ” (2 — i) = (2» — 1) — (2 — i) =i — 1.

Учитывая это обстоятельство, первый счетчик 3 перед запуском анализатора устанавливается в начальное состояние 00...01.

Таким образом, состояние разрядов первого счетчика 3, кроме старшего, в конце 15 работы анализатора равно i и индицируется на блоке 5 индикации. Таким образом, обеспечивается индикация бита, в котором произошла ошибка.

Таким образом, использование предлагаемого сигнатурного анализатора позволяет осуществлять контроль входных последовательностей в случае наличия одиночной ошибки, диагностику с автоматическим указанием местоположения ошибки в последовательности в виде порядкового номера 25 искаженного символа.

Сигнатурный анализатор, содержащий формирователь сигнатур, блок хранения эта- З0 лонных сигнатур, два счетчика, блок индикации, два элемента И и элемент ИЛИ, отличающийся тем, что, с целью упрощения, он содержит элемент И вЂ” НЕ, причем вход сброса формирователя сигнатур является входом сброса анализатора, вход «Пуск» анализатора подключен к входу считывания блока хранения эталонных сигнатур, входу установки первого счетчика и входу стробирования параллельной записи второго счетчика, синхровход анализатора соединен с первым входом элемента И вЂ” НЕ, второй вход которого соединен с выходом элемента ИЛИ, выход элемента И вЂ” НЕ соединен с первым входом второго элемента И, синхровходом формирователя сигнатур и счетным входом первого счетчика, информационный вход анализатора соединен с первым входом первого элемента И, второй вход которого объединен с вторым входом второго элемента И и подключен к инверсному выходу старшего разряда второго счетчика, выход первого элемента И соединен с информационным входом формирователя сигнатур, выход второго элемента И соединен с вычитающим входом второго счетчика, информационные входы параллельной записи которого соединены с соответствующими входами начальной установки анализатора, группа информационных выходов, блока хранения эталонных сигнатур соединена с группой входов начальной установки формирователя сигнатур, входы элемента ИЛИ соединены с выходами всех разрядов, кроме первого, формирователя сигнатур и инверсным выходом старшего разряда первого счетчика, информационные выходы которого подключены к входам блока индикации.