Устройство для приема трехкратно повторяемых команд управления

 

Изобретение относится к телеуправлению . Цель изобретения - повышение помехоустойчивости приема команд управления. Устр-во содержит .блок 1 элементов памяти входной информации, мажоритарный блок 2. блок 3 ключей, анализатор 4 кодового признака , регистр 5 сдвига, дешифратор 6, блок 7 элементов ИЛИ, счетчики 8, 9 и 16 импульсов , элементы ИЛИ 10 и 12, элемент И II, распределитель 15 импульсов. В устр-во введены блок 13 сравнения, блок 14 памяти эталонной комбинации, счетчики 17 и 18 им: пульсов, дешифраторы 19, 22 и 23, элемент ИЛИ 20, RS-триггеры 21, 24 и 25, элементы И 26 и 27, элемент НЕ 28 и ключ 29. В устр-ве осуществляется прием трех повторений команды управления, при котором выделение комбинации фазового пуска осуществляется путем подсчета числа песовпадаю- HU1X элементов принятых комбинаций фазового нуска трех повторений команды с эталонной комбинацией фазового пуска. Прием информационной части команды управления осун1ествляется путем мажоритарного суммирования элементов информационных частей трех повторений команды. Этим предот- В1Га1иается возможность ложного приема трансформированной команды управления. 2 ил. S О)

СйЮЗ СОВЕТСКИХ

СО!.!!ИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5!)4 Н 04 L l 8

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Фиг. 1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

H ABT0PCHOMV СВИДЕТЕЛЬСТВУ (2I ) 4026461/24-09 (22) 25.02.86 (46) 30.03.88. Бки. № 12 (72) А. И. Козлов и В. П. Леонов (53) 621.394.14 (088.8) (56) Авторское свидетельство СССР № 720775, кл. Н 04 L 17/16, 1977.

Авторское свидетельство СССР № 873436, кл. Н 04 1 1/10, !979. (54) УСТРОИСТВО ДЛЯ ПРИFMA ТРГХКРАТНО 11ОВТОРЯЕМЫХ КОМАIIД YllРАВЛЕНИЯ (57) Изобретение относится к телеуправлению. Цель изобретения — повышение помехоустойчивости приема команд управления.

Устр-во содержит, блок элементов памяти входной информации, мажоритарный блок 2. блок 3 ключей, анализатор 4 кодового признака, регистр 5 сдвига, дешифратор 6, блок 7 элементов ИЛИ, счетчики 8, 9 и 16 импуль„„SU,, 1385309 A 1 сов, элементы ИЛИ 10 и 12, элемент И 11, распределитель 15 импульсов. В устр-во введены блок 13 сравнения, блок 14 памяти эталонной комбинации, счетчики 17 и 18 им- пульсов, дешифраторы !9, 22 н 23, элемент

ИЛИ 20, RS-триггеры 21, 24 и 25, элементы

И 26 и 27, элемент HF 28 и ключ 29. В устр-пе осуществляется прием трех. повторений команды управления, при котором выделение комбинации фазового пуска осуществляется путем подсчета числа несовпадающих элементов принятых комбинаций фазового пуска трех повторений команды с эталонной комбинацией фазового пуска. Прием информационной части команды управления осуществляется путем мажоритарного суммирования элементов информационных частей трех повторений команды. Этим предотв!вращается воэможность ложного приема трансформированной команды управления.

2 ил.

1385309

Изобретение относится к телеупра влепи ю и может использоваться Лля приема трехкратно перелаваемых команл управления, солержащих комбинацию фазового пуска и ни фо рм а пион ну ю часть.

Целью изобретения является повьппение помехоустойчивости приема команЛ управления.

На фиг. i представлена структурная электрическая схема предлагаемого устройства лля приема трехкратно повторяемых команд управления; на фнг. 2 — временные диаграммы сигналов, поясняющие работу устройства для приема трехкратно повторяемых команл управления.

Устройство для приема трехкратно повторяемых команд управления содержит блок I элементов памяти входной информации, мажоритарный блок 2, блок 3 ключей, анализатор 4 колового признака, регистр 5 сдвига, дешифратор 6, блок 7 элементов ИЛИ, первый и второй счетчики 8 н 9 импульсов, первый элемент ИЛИ 10, элемент И 11, второй элемент ИЛИ 12, блок 13 сравнения, блок 14 памяти эталонной комбинации, распределитель 15 импульсов, третий счетчик

l6 импульсов, первый и второй лополнительные счетчики 17 и 18 импульсов, первый дополнительный дешифратор 19, дополнительный элемент ИЛИ 20; первый RS-триггер 21, второй и третий дополнительные дешифраторы 22 и 23, второй и третий RS-триггеры

24 и 25, первый и второй дополнительные элементы И 26 и 27, элемент HE 28, дополнительный ключ 29.

Блок 1 элементов памяти входной информации солержит первый, второй и третий блоки ЗΠ— 32 памяти. Блок 3 ключей солержит первый и второй ключи ЗЗ и 34 и раз вязывающий элемент 35. Блок 7 элементов

ИЛИ содержит первый, второй и третий элементы ИЛИ 36- — 38.

Устройство для приема трехкратно повторяемых команл управления работает следующим образом., Короткий тактовый импульс, поступающий с частотой F приема (фиг. 2а) на тактовый вход устроиства для приема трехкратно повторяемых команд управления (фиг. I ), устанавливает первое состояние распределителя 15, переключает на короткое время первый, второй и третий блоки 30 — 32 памяти из режима считывания в режим записи. Это обеспечивает запись входного (принимаемого) символа в соответствующий первый, второй или третий блок (30 — 32) памяти, выбор которого определяется состоянием второго счетчика 9. На счетный вход второго счетчика 9 поступает сигнал с выхода старшего разряда первого счетчика 8.

Сигнал с выхода второго счетчика 9 через первый, второй или третий элементы ИЛИ

36- -38 поступает на вход выбора ячейки памяти соответствующего первого, второго

Пусть во время записи очередного бита информации первым счетчиком 8 выбирается

i-й адрес, а вторым счетчиком 9 через вто40 рой элемент ИЛИ 37 выбирается второй блок 31 памяти. После записи только что принятого символа информации .в i-ю ячейку памяти второго блока 31 памяти первый счетчик 8 устанавливается в состояние i+ !.

Если в i-ю ячейку памяти записан последний

45 символ третьего повторения команды, то в

i+ i-й ячейке находится первый символ первого повторения команды, записанной Зп тактов тому назад. Этот символ и поступает первым на выход второго блока 31 памяти.

Дальнейшее поступление импульсов обработки на вход первого счетчика 8 последовательно выбирает i+2, ..., и-й алреса второго блока 31 памяти.

Каждый раз после выбора и-го адреса переключается состояние второго счетчика 9

55. и через соответствующие первый, второй и третий элементы ИЛИ 36 — 38 выбирается следующий из первого, второго и третьего блоков 30 — 32. После посту плени я на вы5

2 или третьего блока (30 — -32} памяти, а сигналы, поступающие на адресные входы первого, второго и третьего блоков 30 — 32 памяти, определяются состоянием первого счетчика 8. После окончания записи тактовый импульс частоты Г через первый элемент

ИЛИ 10 изменяет на «! Ъ состояние первого счетчика 8.

В лальнейшем на счетный вход третьего счетчика 16 через элемент И 1! и на счетный ехоп, первого счетчика 8 через первый элемент ИЛИ 10 и элемент И 11 поступают импульсы с частотой обработки f, которая выбирается из соотношения 1)ЗпР, где F— частота приема; n — число элементов кодовой комбинации команды управления.

После подсчета п импульсов с выхода третьего счетчика 16 через второй дополнительный дешифратор 22 на тактовый вход распределителя 15 поступает сигнал (фиг. 2 ж), который переключает распределитель 15 послеловательно во второе, третье и четвертое состояния. Сигналы первого, второго и третьего выходов распределителя 15 показаны на фиг. 2г, л, е соответственно.

При установке распределителя 1 5 в четвертое состояние сигнал (фиг. 2г) с первого выхода распределителя 15 поступает на первый вход элемента И 11 и запрещает прохождение через него импульсов частоты обработки. Разрешение прохождения импульсов обработки происходит после установки исходного состояни я распределителя 15 импульсом частоты F приема. Таким образом, осуществляется формирование пачки Зп импульсов (фиг. 2б), используемых для считывания Зп бит информации из первого, второго и третьего блоков 30 — 32 памяти.

1385309 ход Зп импульсов первый счетчик 8 находится в состоянии выбора 1+1-го адреса, а . второй счетчик 8 в состоянии выбора второго блока 31 памяти. Вследствие этого обеспечивается последовательная запись вновь поступившей информации и последовательное считывание принимаемой информации.

При этом первым считывается «самый старый» бит информации, а последним — только что записанный бит.

Формируя пачку импульсов (фиг. 26), третий счетчик 16 (п) на каждом такте приема начинает счет с первого состояния и, последовательно изменяя состояние входов блока 14 памяти эталонной комбинации, считывает эталонную комбинацию фазового пуска, которая поступает на блок 13 сравнения. На блок 13 сравнения также поступает информация, считанная из первого, второго и третьего блоков 30 — 32 памяти.

Сигналы с выходов второго дополнительного дешифратора 22 управляют состоянием второго RS-триггера 24. На прямом выходе второго RS-триггера 24 формируется сигнал управления (фиг. 2в), который переключает устройство для приема трехкратно повторяемых команд управления на анализ комбинации фазового пуска (уровень «1» на фиг. 2в) или на анализ информ а цион ной части ком анды управления (уровень «О» на фиг. 2в).

Сигнал о несовпадении эталонной комбинации фазового пуска и принятой йнформации с выхода блока 13 сравнения поступает на счетные входы первого и второго дополнительных счетчиков 17 и 18. Второй дополнительйый счетчик 18 сбрасывается в «О» сигналом с второго RS-триггера 24, который действует во время анализа информационных элементов команды. Если во время действия сигнала «1» (фиг. 2в) на счетный вход второго дополнительного счетчика 18 не поступит ни одного импульса, то третий

RS-триггер 25 останется в исходном состоянии и на втором, первом и третьем входах второго дополнительного третьего элемента

И 27 совпадут разрешающие сигналы с выхода распределителя 15 (фиг. 2д) прямого выхода третьего RS-триггера 25 и выхода элемента НЕ 28. Сигнал с выхода второго дополнительного элемента И 27 поступает на управляющий вход второго ключа 34, который замыкается и пропускает информационные элементы принимаемой команды, считываемой из первого, второго и третьего блоков 30 — 32 памяти на информационные входы анализатора 4 и регистра 5. Через дополнительный ключ 29, замкнутый по команде с выхода элемента НЕ 28, импульсы частоты f поступают на счетный вход анализатора 4 и регистра 5. Если закон кодирования соответствует заданному, анализатор 4 вырабатывает сигнал разрешения дешифрирования, который поступает на дешифратор б и разрешает дешифрирование приня-. той команды управления. Таким образом, осуществляется простой прием информации.

Если при считывании информации нз первого, второго и третьего блоков 30 — 32 памяти с блока 13 сравнения, поступает сигнал о несовпадении эталонных и принимаемых элементов фазового пуска, то сигнал со второго дополнительного счетчика !8 (с выхода младшего разряда) переключает третий

RS-триггер 25 в состояние «1», что приводит к незамыканию второго ключа 34 и далее к невозможности простого приема информационных элементов.

1О

Если во время сравнения элементов фазового пуска трех повторений с эталонными первый дополнительный счетчик 17 насчитывает число, превышающее К, то через первый дополнительный дешифратор 19 и дополнительный элемент ИЛИ 20 на S-вход первого RS-триггера 21 импульс не поступает и для мажоритарного считывания из первого, второго и третьего блоков 30 — 32 памяти информационных элементов всех трех пов15

20 торений по сигналу с выхода первого дополнительного элемента И 26 (фиг. 2з) замыкается первый ключ 33. На информационные входы анализатора 4 и регистра 5 поступают информационные символы команды, при этом мажоритарный блок 2 производит мажоритарное сложение одноименных разрядов

З0 всех повторений. Далее прием и дешифрование команды происходит как описано, à первый дополнительный счетчик 17 сбрасывается в «О» коротким им пульсом частоты F приема. В результате осуществляется восстанОвление информационной части команды управления методом мажоритарного суммирования.

Число К выбирается такой величины, чтобы обеспечивалась максимальная вероятность приема комбинации фазового пуска при меньшей по сравнению с простым приемом вероятностью ложного выделения комбинации фазового пуска из шумов. Если

40 анализируются случайные кодовые комбинации длиной гп символов, не являющиеся комбинациями фазового пуска, то усредненное

45 число несовпадений стремится в пределе к величине 7-, причем К должно отвечать условию К 3 — . . В тTо o ж е e вBfрlе мMяH, если в пер2 вый, второй и третий блоки 30 — 32 памяти записаны не три, а только два повторения

50 трансформированной ком анды. команды или одно из трех повторений сильно искажено сгруппировавшимися помехами, то число несовпадений при.анализе фазирующей комбинации может быть меньше К.

Проведение мажоритарной обработки информации при этом нецелесообразно, та к как это может привести к ложному приему! ЗМЬ;Я)9

Формула изобретения

Поэтому предусмотрен второй более низкий порог, при котором запрещается мажоритарный анализ информационной части команды управления до тех пор, пока в первом, втором и третьем блоках 30 — 32 памяти не будут записаны все три повторения команды. Этот порог реализован с использованием второго дополнительного счетчика l8, третьего дополнительного дешифратора 23 и дополнительного элемента ИЛИ 20. Если второй дополнительный счетчик l8 за время анализа одного из повторений команды (любого) насчитает число несовпадений l, удовлетворяющее неравенству p< l, то сигнал

2 с выхода третьего дополнительного дешифрзтора 23 через дополнительный элемент

ИЛИ 20 устанавливает первый RS-триггер

21 в состояние, при котором первый дополнительный элемент И 26 запрещает мажоритарную обработку информационной части команды управления. Этим предотвращается возможность ложного приема трансформированной команды управления.

Устройство для приема трехкратно повторяемых команд управления, содержащее последовательно соедипенные блок элементов памяти входной информации, мзжоритарный. блок, блок ключей, регистр сдвига и дешифратор, последовз", гльно соединенные элементы И, первый элемент ИЛИ, первый и второй счетчики импульсов, а также анализатор кодового признака, распределитель импульсов, третий счетчик импульсов,,блок элементов ИЛИ и второй элемент ИЛИ, первый вход которого подключен к первому входу мажоритарного блока, объединенные вторыг.входы и объединенные третьи входы мажоритарного блока и второго элемента ИЛИ подключены соответственно к второму и третьему выходам блока элементов памяти входной информации, адресные входы которого подключены к соответствующим выходам разрядов первого счетчика импульсов, входы выбора ячейки памяти блока элементов памяти входной информации подключены к соответствующим выходам блока элементов ИЛИ, первые входы которого подключены к соответствующим выходам разрядов второго счетчика импульсов, первый вход и выход, элемента И подключены соответственно к первому выходу распределителя импульсов и счетному входу третьего счетчика импульсов, второй вход первого эле, мента ИЛИ подключен к установочному входу распределителя импульсов и тактовому входу блока элементов памяти входной информации, информационный и тактовый входы и выход анализатора кодового признака

S0

55. подключены соответственно к выходу блока ключей, тактовому входу регистра сдвига и разрешающему входу дешифратора, а выход второго элемента.ИЛИ подсоединен к второму информационному входу блока ключей, причем информационный и тактовый входы блока элементов памяти входной информации, второй вход элемента И и выходы дешифратора являются соответственно информационным и тактовым входами, входом импульсов обработки и выходами устройства, а блок элементов памяти входнои информации содержит первый, второй и третий блоки памяти, адресные входы, входы выбора ячеек памяти, объединенные информационные входы, объединенные тактовые входы и выходы которых являются соответственно адресными входами, входами выбора ячеек памяти, информационным и тактовым входами и первым, вторым и третьим выходами блока элементов памяти входной информации,.блок ключей содержит первый и второй ключи, информационный и управляющие входы которых являются соответственно первым и вторым информационными входами и первым и вторым управляющими входами блока ключей, выходы первого и второго ключей, объединенные через развязывающий элемент, являются выходом блока ключей, блок элементов ИЛИ содержит первый, второй и третий элементы ИЛИ, первые входы и объединенные вторые входы и выходы которых являются соответственно первыми входами, вторым входом и выходами блока элементов ИЛИ, отличающееся тем, что, с целью повышения помехоустойчивости приема команд управления, введены последовательно соединенные блок памяти эталонной ком- ° бинации, блок сравнения, первый дополнительный счетчик импульсов, первый дополнительный дешифратор, дополнительный элемент ИЛИ; первый RS-триггер к первый дополнительный элемент И, выход которого подсоединен к первому управляющему входу блока ключей и второму входу блока элементов ИЛИ, последовательно соединенные второй дополнительный дешифратор, второй RS-триггер, второй дополнительный счетчик импульсов, третий RS-триггер и второй дополнительный элемент И, выход которого подсоединен к второму управляющему входу блока ключей, последовательно соединенные элемент НЕ и дополнительный ключ, информационный вход и выход которого подключены соответственно к выходу элемента И и тактовому входу регистра сдвига, а также третий дополнительный дешифратор, при этом выходы разрядов третьего счетчика импульсов подсоединены к соответствующим входам второго дополнительного дешифратора и блока памяти эталонной комбинации, R-вход третьего К$-триггера и тактовый вход распределителя импульсов под1385309

F а

П П

1 т1

Составитель В. Орлов

Редактор Т. Парфенова Техред И. Верес Корректор М. Демчик

Заказ 1124/55 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г Ужгород, ул. Проектная, 4 ключены к соответствующему выходу второго дополнительного дегнифратора, второй и третий выходы распределителя импульсов подсоединены соответственно к вторым входам первого и второго дополнительных элементов И, третьи входы которых подключены к выходу элемента НЕ, вход которого объединен с обнуляющим входом первого дополнительного счетчика и,подключен к прямому рыходу второго RS-триггера, а вход установхи