Коммутационное устройство

 

Изобретение относится к области вычислительной техники и техники связи, ин-Цель изобретения - повышение быстродействия в режиме настройки. Поставленная цель достигается тем, что в устройство коммутации, содержащее матричный коммутатор , введены m блоков управления настройкой , причем ввод настроечной информации в матричные коммутаторы осуществляется параллельно из соответствующих блоков. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

«5ц 4 б 06 F 15 16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ инГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4105444/24-24 (22) 26.05.86 (46) 07.04.88. Бюл. № 13 (71) Таганрогский радиотехнический ститут им. В. Д. Калмыкова (72) В. P Бартини, В. P. Спектор, О. Б. Макаревич и Л. К. Бабенко (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 746492, кл. G 06 F 13/00, 1979.

Авторское свидетельство СССР № 1246109, кл. G 06 F 15/16, 1984.

„„Я0„„1387006 (54) КОММУТАЦИОННОЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и техники связи.

Цель изобретения — повышение быстродействия в режиме настройки. Поставленная цель достигается тем, что в устройство коммутации, содержащее матричный коммутатор, введены m блоков управления настройкой, причем ввод настроечной информации в матричные коммутаторы осуществляется параллельно из соответствующих блоков. 1 з.п. ф-лы, 2 ил.

1387006

Изобретение относится к вычислительной технике и технике связи и предназначено для организации межресурсных связей в многопроцессорных вычислительных системах.

Цель изобретения — повышение быстродействия коммутационного устройства в режиме настройки на требуемые соединения.

На фиг. I приведена функциональная схема коммутационного устройства; на фиг. 2 — функциональная схема блока управления настройкой.

Коммутационное устройство содержит информационные входы li — 1 устройства, модуль 2i — 2, коммутации, группы 3 — 3 модулей коммутации, образующие матричный коммутатор 3, информационные выходы

41 — 4„устройства, адресные входы 5 и 6 устройства, адресные входы 7 и 8 блоков 9i—

9„, управления настройкой, управляющие входы 10 и 11 устройства, управляющие входы 12 и 13 блоков 9i — 9, синхронизирующие входы 14 и 15 устройства, синхронизирующие входы 16 и 17 блоков 9 —

9„„адресный вход 18 устройства, дешифратор 19, входы 20 разрешения блоков 9 —

9„„выходы 21 и 22 блоков 9 — 9, дешифраторы 23 — 23„„выходы 24 и 25 блоков 9 —

9,„, элемент И 26, выход 27 признака готовности устройства, узел 28 памяти, счетчик

29, элемент ИЛИ 30, элементы И 31 и 32, регистр 33, дешифратор 34, элемент ИЛИ 35.

Устройство работает следующим образом.

В режиме «Загрузка» во все блоки 9 осуществляется последовательная запись всех программ настройки групп 3 (k=1,...,m)

В режиме «Настройка» производится считывание программ из всех блоков 9 во все группы 3» одновременно. В режиме «Обмен» производится передача информации с входов

1 на выходы 4 устройства после окончания настройки его на конкретную программу соединений.

Работа устройства в режиме «Загрузка» начинается с прихода управляющего сигнала на вход 11 устройства, который через входы 13 блоков управления настройкой подается на входы записи считывания узлов

28, подготавливая их к приему информации.

С адресного входа 6 устройства через входы 8 блоков 9 на информационные входы счетчиков 29 подается номер загружаемой программы, устанавливающий начальный адрес приема информации в узлы 28. С приходом на вход 14 устройства и далее через входы 16 блоков 9 на синхронизирующие входы счетчиков 29 импульса сопровождения информации номер программы записывается в счетчики 29 и подается на адресные входы узлов 28. Через вход 18 устройства на вход дешифратора 19 подается адрес загружаемого блока 9, возбуждается соответствующий выход дешифратора 19 и через вход 20 выбранного блока 9, элемент 30 на вход «Выбор кристалла» узла 28 поступает сигнал, 5

55 разрешающий прием в последнем информации. Одновременно с этим на вход 5 устройства и далее через вход 7 выбранного блока 9 на информационный вход узла 28 подается команда настройки соответствующего матричного коммутатора и осуществляется прием этой команды в узел 28. После этого на вход 15 устройства подается тактовый импульс, который через вход 17 выбранного блока 9, элементы 32 и 35 поступает на счетный вход счетчика 29, который наращивает свое содержимое на единцу и тем самым подготавливает следующую ячейку узла 28 к приему следующей команды настройки, выставляя на его адресный вход новый адрес. После этого на вход 18 устройства подается адрес блока 9, в который записывается следующая команда настройки, и так до тех пор, пока в соответствующий блок управления настройкой не запишется последняя команда программы настройки матричных коммутаторов. Далее во все счетчики 29 записывается номер новой программы настройки и производится загрузка этой программы. Устройство заканчивает свою работу в режиме «Загрузка», когда с входа 11 снимается управляющий сигнал.

Работа устройства в режиме «Настройка» начинается с приходом на вход 10 устройства управляющего сигнала, который через входы

12 блоков 9 и элементы 30 поступает на первые управляющие входы узлов 28, разрешая чтение из них информации, одновременно через адресный вход 6 устройства, входы 8 блоков 9 на информационные входы счетчиков 29 адреса подается номер вызываемой программы, устанавливающий адрес начальных ячеек программы в узлах

28. С приходом на вход 14 устройства и далее через входы 16 блоков 9 на синхронизирующие входы счетчиков 29 импульса

cor;.",«..">æäåíèÿ информации, номер программы записывается в счетчики 29 и с их выходов подается на адресные входы узлов 28.

С выходов последних на входы дешифраторов 34 подается код операции и если считанная в конкретном блоке 9 команда не является командой «Финиш», то с второго выхода дешифратора 34 снимается разрешающий сигнал, поступающий на вход установки регистра 33 и второй вход элемента 31. С подачей на вход 15 устройства и далее на входы 17 блоков 9 тактового импульса регистры 33 принимают информацию с первых выходов узлов 28 и через элементы 31 и 35 на счетный вход счетчиков

29 подается импульс, наращивающий их содержимое на единицу. Тем самым узел

28 подготавливается к чтению новой команды. Если же считанная в конкретном блоке 9 команда является командой «Финиш», то на втором выходе дешифратора

34 появляется сигнал, запирающий элемент

31 и запрещающий прием информации в регистр 33. При этом тактовые импульсы, 1387006

25

Формула изобретения приходящие на вход 17 блока 9, не проходят на счетчик 29 и чтение содержимого последующих ячеек узла 28 не происходит.

Команды настройки бывают трех типов:

«Стирание», «Запись» и «Финиш». Выполнение этих команд начинается с дешифрации кода команды в дешифраторе 34. Если код команды соответствует команде «Стирание», то с выхода 24 блока 9 на управляюший вход соответствующего дешифратора

23 и на вторые управляющие входы всех модулей 2i — 2, соответствующей группы 3» подается управляющий сигнал, возбуждаюший все выходы дешифратора 23 и далее все управляюшие входы модулей 2i — 2,. При этом производится стирание связей по адресам выходов модулей 2i — 2, групп 3» поступаюшим с выхода 21 блока управления настройкой. Если код команды соответствует команде «Запись», то с выхода 24 блока управления настройкой выдается управляюший сигнал, запирающий вторые управляюшие входы модулей 2i — 2„и разрешающий дешифрацию старших разрядов адреса входа соответствующего матричного коммутатора 3, поступающих с выхода 22 блока 9 в дешифратор 23. При этом возбуждается один из выходов дешифратора 23 и далее первый управляющий вход соответствующего модуля матричного коммутатора, в котором осуществляется установление связей по адресу, поступающему с выхода 21 блока 9.

Работа устройства в режиме «Настройка» заканчивается появлением на выходе 27 устройства сигнала о том, что команда

«Финиш» выполнена всеми блоками 9. Тем самым устройство переходит в режим «Обмен».

1. Коммутационное устройство, содержашее матричный коммутатор, m информационных входов и п информационных выходов которого являются информационными входами и выходами устройства, соответственно дешифратор, выходы которого подключены к управляющим входам первой группы матричного коммутатора, отличающееся тем, что, с целью повышения быстродействия в режиме настройки на требуемые соединения, в него введены (m — 1) дешифраторов, дополнительный дешифратор, m блоков управления настройкой и элемент И, первые адресные входы всех блоков управления настройкой объединены и являются первым адресным входом устройства, вторые адресные входы всех блоков управления настройкой объединены и являются вторым адресным входом устройства, первые управляюшие входы всех блоков управления настройкой объединены и являются первым управляюшим входом устройства, вторые управ35

55 ляюшие входы всех блоков управления настройкой объединены и являются вторым управляющим входом устройства. первые синхронизируюшие входы всех блоков управления настройкой объединены и являются первым синхронизируюшим входом устройства, вторые синхронизируюшие входы всех блоков управления настройкой объединены и являются вторым синхронизируюшим входом устройства, вход дополнительного дешифратора является входом выбора блока управления настройкой устройства, а m выходов дополнительного дешифратора соединены с входами разрешения соответствуюших блоков управления настройкой, первый и второй выходы k-го блока управления настройкой (k=1, ..., m) соединены с k-м адресным входом матричного коммутатора и с информационным входом k-го дешифратора, выходы Н-го дешифратора (Н=2,...,m) подключены к управляю ши м входам Н- и группы матричного коммутатора, третий выход k-го блока управления настройкой подключен к управляющему входу k-го дешифратора и к k-му управляющему входу матричного коммутатора, четвертые выходы всех блоков управления настройкой подключены к входам элемента И, выход которого является выходом признака готовности устройства, Н-й информационный вход матричного коммутатора является Н-м информационным входом устройства.

2. Устройство по и. !, отличающееся тем, что блок управления настройкой содержит узел памяти, счетчик, регистр, дешифратор, первый и второй элементы И, первый и второй элементы ИЛИ, причем информационный вход узла памяти является первым адресным входом блока, информа ционный и синхронизируюший вхо, ы счетчика являются вторым адресным и первым синхронизируюшим входами блока соответственно, выход счетчика подключен к адресному входу узла памяти, первый вход первого элемента ИЛИ и первый вход второго элемента И соединены с первым управляюшим входом блока, вход записи-считывания узла памяти объединен с вторым входом первого элемента И и является вторым управляюшим входом блока, первый вход первого элемента И объединен с вторым входом первого элемента ИЛИ и является входом разрешения блока, выход первого элемента

ИЛИ подключен к входу «Выбор кристалла» узла памяти, первый выход которого подключен к информационному входу регистра, первый и второй выходы которого являются первым и вторым выходами блока соответственно, второй выход блока памяти подключен к входу дешифратора, первый выход которого является третьим выходом блока, а второй выход дешифратора подключен к входу установки регистра, третьему входу второго элемента И и явля1387006 ется четвертым выходом блока, синхронизирующий вход регистра соединен с третьим входом первого элемента И, вторым входом второго элемента И и является вторым синхройизирующим входом блока, первый и второй входы второго элемента ИЛИ подключены к выходам первого и второго элементов И соответственно, выход второго элемента ИЛИ подключен к счетному входу счетчика.

1387006 и н 1

Составитель Е. Соколов

Редактор И. Шулла Техред И. Верес Корректор А. Зимокосов

Заказ 223 48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4