Устройство для сопряжения электронно-вычислительной машины с внешним устройством

 

Изобретение относится к области вычислительной техники и может быть использовано в системах ввода-вывода электронно-вычислительных машин. Целью изобретения является повышение быстродействия. Устройство содержит блок 1 управления, блок 2 обмена информацией , блок 3 счета байтов, блок 4 задания режима работы, блок 5 запроса загрузки, блок 6 задания характеристик , блок 7 элементов И, блок 8 регистров, блок 9 формирования команд, узел 10 триггеров, узел 11 маски. 1 з.п. ф-лы, 13 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ц11 4 G 06 F 13/32

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

eg

13 ф

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1272337 (21) 4133911/24-24 (22) 08. 10.86 (46) 15.04.88. Вюл. ¹ 14 (72) В,М.Пронин, А.Г.Рымарчук, В.В.Карпейчик и Э.Н.Эстрина (53) 681 ° 325(088 ° 8) (56) Авторское свидетельство СССР № 1272337, кл. G 06 F 13/32, 1984. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОННО-ВЬИИСЛИТЕЛЬНОЙ МАШИНЫ С ВНЕШНИМ УСТРОЙСТВОМ

„„SU„„13888 0 А 2 (57) Изобретение относится к области вычислительной техники и может быть использовано в системах ввода-вывода электронно-вычислительных машин.

Целью изобретения является повышение быстродействия. Устройство содержит блок 1 управления, блок 2 обмена информацией, блок 3 счета байтов, блок

4 задания режима работы, блок 5 эа проса загрузки, блок 6 задания характеристик, блок 7 элементов И, блок 8 регистров, блок 9 формирования команд, узел 10 триггеров, узел 11 маски. 1 з.п. ф-лы, 13 ил.

1388880

Изобретение относится к вычислительной технике и может быть использовано в системах ввода-вывода электронных вычислительных машин (ЭВМ).

Цель изобретения — повышение быстродействия устройства для сопряжения

ЭВИ с внешним устройством (в дальнейшем устройства) за счет организации блочного обмена данными при передаче 10 информации между устройством и оперативной памятью по одной команде вво даа-вывода, когда несколько передавае мых блоков данных заданного фиксированного объема располагаются в не- 15 смежных областях оперативной памяти, .что достигается за счет организации .контроля конца передачи обменного массива заданного объема, позволяющего хранить в оборуцовании устройства 20 минимальный объем следующей используемой управляющей информации, за счет чего скорость передачи данных .для разных массивов сохраняется такой же, как и скорость передачи данных внутри одного обменного массива, что позволяет увеличить общую скорость передачи данных между устройством и оперативной памятью и реализовать страничную организацию оперативной 30 памяти.

На фиг. 1 изображена структурная .схема устройства; на фиг, 2 — структурная схема блока управления; на фиг. 3 — структурная схема блока обмена информацией; на фиг. 4 — структурная схема блока счета байтов; на фиг. 5 — Функциональная схема блока задания режима работ; на фиг, 6 функциональная схема блока запроса 40 загрузки; на фиг. 1 — функциональная схема блока задания характеристик; на фиг.,8 — функциональная схема блока элементов И; на фиг. 9 — функциональная схема блока регистров; на 45 фиг. 10 — функциональная, схема блока формирования команд1 на риг. 11 функциональная схема узла триггеров; на фиг. 12 — функциональная схема узла маски; на фиг. 13 -- диаграмма синхроимпульсов.

Устройство (фиг„ 1) содержит блок

1 управления, блок 2 обмена информацией, блок 3 счета байтов, блок 4 задания режима работы, блок 5 запроса 55 загрузки, блок 6 задания характеристик, блок 7 элементов И, блок 8 регистров, блок 9 формирования команд, узел 10 триггеров, узел 11 маски, информационный вход 12 устройства, группу 13 адресных входов устройства, группу 14 командных входов устройства, группу 15 информационных и управляющих входов устройства, информационный выход 16 устройства, группу 17 информационных и управляющих выходов устройства, выход 18 запроса на обслуживание устройства, выход 19 требования прерывания устройства, второй выход 20 блока 1 управления, вторую группу 21 выходов блока 1 управления, первую группу 22 выходов блока 1 управления, третий выход 23 блока 1 управления, выход 24 байта состояния блока 2 обмена информацией, выход 25 идентификатора байта состояния блока 2 обмена информацией, адресный выход

26 блока 2 обмена информацией, установочный выход 27 блока 2 обмена информацией, выход 28 логических условий блока 2 обмена информацией, выход

29 идентификатора логической связи блока 2 обмена информацией, информационный выход 30 блока 3 счета байтов, группу 31 выходов режима работы блока 4 задания режима работы, выход 32 сбоя канала блока 4 задания режима работы, выход 33 запроса блока 5 запроса загрузки, информационный выход

34 блока 5 запроса загрузки, информационный выход 35 блока 6 задания характеристик, групйу 36 выходов блока 7 элементов И, информационный выход 37 блока 8 регистров, группу 38 разрешающих выходов блока 9 формирования команд, группу 39 синхровходов устройства, разрешающий вход 40 устройства, информационный выход 41 узла 10 триггеров, выход 42 запроса на прерывание блока 9 формирования команд, информационный выход 43 узла 11 маски.

Блок 1 управления хранит код операции, флажки выполняемой в данный момент операции ввода-вывода, формирует байт состояния, вырабатывает управляющие сигналы на основе дешифрации микрокоманды, состояния регистра управления, производит выработку запросов на микропрограммное обслуживание, коммутирует оборудование канала на вход операционного блока процессора. Блок 1 управления (фиг. 2) содержит регистр 44 кода операции, дешифратор 45, регистр 46 байта состояния, коммутатор 47 канала, регистр 48 флажков, регистр 49 управ1388880 ления, элемент ИЛИ 50, элемент НЕ 51, элементы И 52 и 53, триггер 54, элемент ИЛИ 55, выходы 56-58 второй группы 21 выходов, выходы 59-75 пер5 вой группы 21 выходов.

Блок 2 обмена информацией предназначен для организации связи между устройством и периферийными устройствами в соответствии с принципами интерфейса ввода-вывода. Блок 2 обмена информацией (фиг. 3) содержит усилилитель-приемник 76 управляющих сигналов, регистр 77 идентификаторов абонента, регистр 78 идентификаторов ка- tg нала, усилитель-передатчик 79 управляющих сигналов, коммутатор 80 идентификаторов, элемент И 81, элемент

ИЛИ 82, усилитель-приемник 83 информации, дешифратор 84 байта состояния, 20 элемент И 85, сумматор 86 по модулю два, элементы И 87 и 88, регистр 89 адреса, усилитель-передатчик 90 информации, элемент НЕ 91, элементы И

92 и 93, элемент ИЛИ 94, элемент 95 25 задержки, элемент И 96, вход 97 записи регистра 89 адреса.

Блок 3 счета байтов хранит ключ защиты, адрес данных и счетчик бай- 30 тов выполняемой операции ввода-вывода. Блок 3 счета байтов (фиг. 4) содержит регистр 98 ключей защиты, регистр 99 адреса данных, регистр 100 счетчика байтов, первые входы 101 ре- 3g гистра 98 ключей защиты, входы 102 регистра 99 адреса данных, входы 103 регистра 100 счетчика байтов.

Блок 4 режима работы предназначен для определения режима работы устрой- 40 ства в зависимости от работающих периферийных устройств. Блок 4 задания режима работы (фиг. 5) содержит элемент ИЛИ 104, триггеры 105 и 106, элемент ИЛИ 107, триггеры 108 и 109, g5 элемента И 110, элемента ИЛИ 111, элемент НЕ 112 выходы 113 и 114 триг. геров 105 и 108 соответственно.

Блок 5 запроса загрузки предназнас чен для управления мультиплексированием при работе периферийных устройств, поддерживающих блок-мультиплексный или мультиплексный режим.

Блок 5 запроса загрузки (фиг. 6) содержит элемент ИЛИ 115, элемент И 116, элемент ИЛИ 117, элемент И t18, элементы НЕ 119 и 120, элемент И 121, элемент ИЛИ 122, триггер 123, элемент И 124.

Ьлок 6 задания характеристик предназначен для установки и хранения допустимых режимов работы периферийных устройств, типов поцканалов, которые необходимо устанавливать при выполнении операций, Ьлок 6 задания характеристик (фиг. 7) содержит первый блок 125 наборных переключателей из К переключателей, первый коммутатор 126 на и входов, второй блок 127 наборных переключателей, второй коммутатор 128, и-й блок 129 наборных переключателей, К-й коммутатор 130, триггер 131 сканирования.

Блок 7 элементов И предназначен для записи информации в аппаратуру канала из командного слова канала и из управляющего слова устройства при считывании их в область активного подканала местной локальной памяти.

Блок 7 элементов И (фиг, 8) содержит пять элементов И 132-136, входы 137139 и выходы 140-144 элементов И.

Блок 8 регистров предназначен для хранения текущего адреса и очередного адреса блоков. Блок 8 регистров (фиг.9) содержит регистр t45 хранения текущего адреса, регистр t46 хранения очередного адреса, два групповых элемента И 147 и 148, групповой элемент ИЛИ 149, элемент ИЛИ 150.

Блок 9 формирования команд пред,назначен для выработки управляющих игналов перезаписи текущего адреса место основного, а также для формиования сигнала на микропрограммное

Г рерывание с целью занесения очередного текущего адреса. Блок 9 формирования команд (фиг. 10) содержит

° ° три триггера 151-153, пять элементов

154-158, элемент ИЛИ 159, входы 160 и 161 элементов И 147, 150 и 148 соответственно.

Узел 10 триггеров предназначен для фиксации в определенный момент времени и конца передачи блока данных и выработку соответствующегo управляющего сигнала. Узел 10 триггеров (фиг. 11) содержит два триггера 162 и 163, элемент И 164.

Узел 11 маски предназначен для аппаратурной установки величины обменного блока и определения конца передачи данных одного блока. Узел 11

I маски (фиг. 12) содержит регистр 165 маски, и элементов И 1ЬЬ, элемент

ИЛИ 167, триггер 168, элемент ИСКЛ10ЧЖОКЕЕ ИЛИ 169.

1388880

На фиг. 13 представлены синхросигналы 170-177.

Предлагаемое устройство может применяться в системах ввода-вывода ЕС

ЭВМ. Устройство может подключаться непосредственно к центральному процессору или входить как один из кана30 лов в состав процессора ввода-вывода.

Центральный процессор управляет работой устройства с помощью специальных команд ввода--вывода. Обращение к программе канала осуществляется с помощью адресного слова канала, расположенного в фиксированной ячей15 ке оперативной памяти. Адресное слово канала содержит ключ защиты и адрес первого управляющего слова канала. Программа канала состоит из последовательности управляющих слов канала. Управляющее слово канала содержит код выполняемой операции в/в, начальный адрес данных, признаки режима работы канала и правила выборки следующего управляющего слона канала (флажки), длину массива (счетчик байтов). В состав устройства входят логические схемы, регистры, счетчики, позволяющие хранить информацию с выполняемой операции ввода-вывода .

Так как оборудование устройства разделяется во времени несколькими операциями ввода-вывода, то управляющая информация об операциях вводавывода хранится в областях управляющей или оперативной памяти централь35 ного процессора, называемой подканалами. В подканале хранятся код операции, адрес данных, флажки, счетчик байтов, ключ защиты памяти, состояние 40 канала, адрес следующего управляющего слова канала, Эта управляющая информация называется управляющим словом устройства °

Так как в устройстве используется комбинированное аппаратно-микропрограммное управление, то для устройства, кроме логических схем, регистров и счетчиков выделяется область быстродействующей местной памяти, в которой хранится управляющее слово устройства для активного подканала, т.е. подканала, связанного логически в данный момент с устройством. Эта информация отражает условия завершения начальной выборки, текущее состояние или условия отсоецинения периферий ного устройства при последовательности окончания. В процессе передачи данных, продвижения по канальной программе управляющее слово устройства обновляется. Если устройство работает в селекторном режиме, то управляющая информация хранится в его регистрах в течение всего времени выполнения операции ввода-вывода, поскольку селекторный режим имеет только один подканал и навязывает периферийному устройству монопольный режим .

В мультиплексном и блок-мультиплексном режимах устройство способно обслуживать несколько периферийных устройств, для каждого из которых назначен свой подканал, В устройстве управляющая информация хранится в регистре 44 кода операции, регистре 48 флажков, регистре 46 байта состояния блока 1 управления, в регистре 78 ключей защиты, регистре 99 адреса данных, регистре 100 счетчика байтов блока 3 счета байтов. Загрузка информации в эти регистры может производиться во время выполнения соответствующей микропрограммы с помощью сигналов адресации и входных информационных шин, поступающих в устройство соответственно через входы 13 и 12.

Микропрограммное управление устройством осуществляется посредством сигналов с выхода дешифратора 45.

С помощью сигналов, возбуждающих линии 59-69 выхода 22 блока 1 управления, производятся микропрограммная установка и сброс триггеров в других блоках устройства. По сигналам на линиях 70-75 этого же выхода блока выполняются действия по загрузке оборудования устройства, связанные с выполнением определенных микрокоманд.

При выполнении микрокоманды чтения данных устанавливается сигнал на линии 70, при микрокоманде обращения к оперативной памяти — на линии 71, при микрокоманде обращены к управляю- щей памяти — на линии 72.

Микропрограммно устанавливаются и сбрасываются триггеры регистра 49. управления блока 1 управления. I". этим триггерам относятся следующие: триггер

"Канал загрузки" — линия 56 выхода

21 блока 1 управления, триггер прерывания — линия 57 того же выхода блока, триггер действительности адреса данных — линия 58.

Триггер "Канал загружен" устанавливается с момента выполнения опера1 388880 ции ввода-вывс да с использованием оборудования устройства. Триггер прерывания устанавливается, когда в устройстве или на периферийном устройстве, подключенном к этом устройству, хранится прерывание, Триггер действительности адреса данных указывает, что в регистре 89 адреса. находится . действительный адрес. Этот триггер 10 устанавливается, когда выполняется микропрограмма за.грузки адреса данных, а сбрасывается, когда при передаче данных использование адреса данных ограничивается обменом определенного объема данных, определяемым по изменению соответствующего разряда адреса данных (например, страничный обмен при косвенной адресации в устройстве).

Б регистре 46 байта состояния блока 1 фиксируются ошибки в управляющей информации канальной программы, ошибки в работе оборудования устройства.

Микропрограммный анализ pernc poa устройства и отдельных триггеров, объединенных в регистры, производится в операционном блоке процессора через. коммутатор 47 канала, выход которого соединен с выходом 16 устройства, Условия запросов на микропрограмное обслуживание поступают на выход 18 устройства с выхода элемента ИЛИ 55.

В блоке 1 управления вырабатываются запросы на микропрограммное обслуживание по приходу байта состояния пе- 35 риферийного устройства при завершении операции ввода-вывода и зацеплении по цепочке команд.

Запрос по цепочке команд с выхода триггера 54 поступает на выход 18 блока 1 управления. Условия установки запросов этих типов вырабатываются в блоке 2 дешифратором 84 байта состояния и элементов И -88, который вы45 дает сигнал на выходе 25 блока 2 после отработки элемента 95 задержки при загруженном устройстве.

Для работы дешифратора 84 байта состояния из блока 1 через выход 20 в дешифратор 84 байта состояния вы50 даются состояния регистра 48 флажков.

Через блок 2 устройство соединяется с периферийным устройством. На усилители-приемники управляющих сигналов

76 и информации 83 поступают сигналы 55 интерфейса от периферийных устройств через вход 15 устройства. Усилителипередатчики 79 управляющих сигналов и информации 90 соединены выходом

17 устройства. В регистре 89 адреса хранится адрес периферийного устройства, который загружается микропрограммно при выполнении команды вводавывода или аппаратурно при связи по инициативе периферийного устройства.

Регистр 78 идентификаторов канала используется для управления последовательностями интерфейса. Прием байта состояния периферийного устройства н блок 2 осуществляется с помощью элементов И 87 и 88, элемента ИЛИ 94 и элемента 95 задержки. Прием адреса периферийного устройства производится с помощью элементов И 92, элемен- . та ИЛИ 94 и элемента 95 задержки. Ilo сигналу с выхода элемента 95 задержки производится анализ информации на выходах усилителей-приемников информации и контроль ее по паритету путем сложения по модулю 2 элементом 86.

После сброса системы устройство находится в исходном состоянии и го" тово к выполнению операции ввода-вывода в одном из трех режимов: блокмультиллексном, селекторном или мультиплексном. В устройстве имеется блок 6 задания характеристик, на блоках наборных переключателей 125, 127 и 129 которого на группы периферийных устройств, имеющих последовательные адреса, набираются характеристики периферийных устройств.С помощью переключателей можно задать режим работы, который должен поддерживаться устройством, тип подкйнала и другие характеристики. Через группу коммутаторов 126, 128 и 130 блока 6 задания характеристик, управляемых с помощью триггера 131 сканирования и соответствующей константы, в регистре 89 адреса блока 2 происходит считывание состояний блоков 125, 127 и 129 наборных переключателей по группам адресов периферийных устройств через коммутатор 47 канала блока 1 в управ- ляющую память процессора. В результате в управляющей памяти процессора формируется таблица указателей характеристик периферийных устройств. Эта процедура формирования таблицы характеристик производится во время выполнения микропрограммы сброса системы.

Режим работы, в котором должно находиться устройство, определяется на основе таблицы характеристик по

1388880 адресу периферийного устройства во время выполнения команды ввода-вывода "Начать ввод-вывод". При запуске периферийного устройства, работающего в мультиплексном режиме, микропро5 граммно устанавливается триггер 108 мультиплексного режима блока 4. Если периферийное устройство поддерживает блок-мультиплексный режим и нулевой бит нулевого управляющего регистра процессора в единичном состоянии, то микропрограммно устанавливается триггер 105 блок-мультиплексного режима.

При работе устройства в селекторном режиме триггеры мультиплексного и блок-мультиплексного режиме сброшены.

Режим работы устройства управляет продолжительностью связи по интерфейсу ввода-вывода между устройством и 20 периферийным устройством, формированием запроса на запоминание управляющего слова устройства в управляющую память процессора или формированием запроса на загрузку управляющего уст- 25 ройства в оборудование устройства.

Продолжительность связи по интерфейсу ввода-вывода определяется устройством и периферийным устройством.

Возможность управления длитель:ностью связи со стороны устройства обеспечивается триггером ВБР-К регистра 78 идентификаторов канала блока 2. Периферийное устройство не может прерывать связь и отключаться от интерфейса ввода-вывода до тех пор, пока канал не сбросит ВБР-К. Периферийное -устройство поддерживает связь с устройством после сброса ВБР-К до тех пор, пока текущая последовательность 40 сигналов интерфейса ввода-вывода. не будет закончена. Триггер ВБР-К сбрасывается через элемент ИЛИ 82 блока 2 микропрограммно по сигналу на линии ,69, в блок-мультиплексном режиме 45 сбрасывается по сигналу с выхода элемента И 85, в мультиплексном режиме— по сигналу с выхода элемента И 81„

При работе устройства в блок-мультиплексном режиме сигнал сброса триггера ВБР-К появляется по приему байта 0 состояния с признаком "Канал кончил".

Это позволяет освобождать устройство при выполнении цепочки команд после приема байта состояния "Канал кончил", При работе устройства в мультиплексном режиме триггер ВБР-К сбрааы" вается во время выполнения начальной выборки по приходу сигнала АДР-А.

Если устройство работает в селекторном режиме, то при цепочке команд периферийное устройство остается подключенным к устройству до приема состояния с признаком "Устройство кончило".

Таким образом, в мультиплексном режиме периферийное устройство может отсоединиться от устройства в течение выполнения команды канала, а в блокмультиплексном режиме — только после выполнения передачи всех данных по текущему управляющему слову какала.

Отсоединение периферийного устройства позволяет освободить устройство для выполнения других операций вводавывода, Запрос на запоминание управляющего слова устройства в память подканалов вырабатывается элементами И 116, ИЛИ 115, И 118, элементом НЕ 119 блока 5. При этом оборудование устройства должно быть загружено, не должно быть запроса на зацепление по цепочке команд, и связь с периферийным устройством закончена. Эти условия обеспечиваются установленным триггером "Канал загружен" в блоке 1, сброшенным триггером РАБ-А в регистре 77 идентификаторов абонента блока 2, сброшенным триггером 54 блока 1.

При этом для мультиплексного режима триггер действительности адреса регистра 49 управления блока 1 должен быть установлен.

Во время выборки по требованию в результате приема адреса периферийного устройства без сбоя по паритету на выходе элемента И 96 блока 2 вырабатывается сигнал установки тригге-, ра 123 загрузки управляющего слова устройства. Этот сигнал поступает в блок 5 запроса загрузки с выхода 27 блока 2. По этому сигналу при сброшенном триггере "Канал загружен" на выходе элемента И 121 вырабатывается запрос на загрузку управляющего слова устройства. Запрос этого же типа вырабатывается элементом И 124 по сигналу с выхода элемента И 87 блока 2 при условии, что устройство свободно. Это условие используется для обработки требования от периферийных устройств, для которых прерывание типа "Канал кончил" по завершении операции ввода-вывода уже обработано или которые переводят из состояния "Не готов" в состояние "Готов". Если выборка по требованию со стороны периферийного устройства произошла из-за того, что оно готово для выполнения следующей команды из ранее начатой канальной программы или готово выполнять передачу данных по ранее выданной команде ему устройством, то микропрограмма считывает управляющее слово устройства из памяти подканалов 10 в зону активного подканала, располо.— женного в быстродействующей местной локальной памяти, Для ускорения загрузки аппаратных регистров устройства блоком 7 вырабатывается группа сигналов, возбуждающая линии 140—

144, поступающие на выход 36 загрузки оборудования блока.

Сигналы на линиях 140 и 141, вырабатываемые соответственно элемента- 20 ми И 132 и 133, используются для управления записью в аппаратурные регистры при считывании из оперативной памяти соответственно первой и второй частей управляющего слова канала. 25

Из первой части в регистры устройства загружаются код операции, адрес данных, из второй — флажки, счетчик байтов. Сигналы на линиях 142 — 144, вырабатываемые соответственно элемен- 30 тами И 134 — 136, используются для управления занесением соответственно первой, второй и третьей частей уп-. равляющего слова устройства из управЗтяющей памяти.

Выработка сигналов управления записью происходит по сигналам адресации местной памяти типа выполняемой микрокоманды и состояния устройства, когда управляющая информация - 40 находится на информационных шинах, поступающих на вход 12 устройства.

Так, на вход 22 блока 7 по линиям 70 — 72 поступают сигналы типа выполняемой микрокоманды, на вход 13 ". 45 по линиям 137 — 139 — сигналы адресации, на вход 21 по линии 56 — сигнал "Канал загружен", на вход 34— сигнал с выхода триггера загрузки управляющего слова устройства и на

50 вход 31 по линии 114 — сигнал с выхода триггера мультиплексного режима.

При работе устройства в блокмультиплексном режиме для выработки прерывания типа "Канал доступен" используется триггер 109 Канал достуll 55 пен" в блоке 4. Он устанавливается микропрограммно по линии 64 входа 22 блока 4 при выполнении команд ввода1388880 }2 вывода, отличных от команд Остановить ввод-вывод" и Остановить устройство", если оборудование устройства занято. Прерывание Канал доступен" вырабатывается с выхода элемента И 110, когда установлены триггер 109 "Канал доступен", триггер 105 блок-мультиплексного режима и сброшен триггер "Канал загружен" в блоке 1. Сигнал с выхода элемента И 110 объединяется на элементе ИЛИ 111 с сигналом прерывания, поступающим по линии 57 с входа 21 блока 4. С вы" хода элемента ИЛИ 111 общий сигнал прерывания поступает на выход 19 блока 4.

Если при работе устройства в мультиплексном режиме вырабатывается условие сбоя, приводящее к прекращению выполнения операции ввода-вывода, после окончания связи с периферийным устройством, то в управляющее слово устройства записывается признак сбоя. Когда это периферийное устройство возобновляет связь с устройством и управляющее слово устройства считывается из управляющей памяти, то в блоке 4 аппаратно по сигналу на линии 144 входа 36 блока и сигналу на входе 12 устанавливается триггер 106 сбоя. По установленному триггеру 106 сбоя, поступающему через выход 32 в блок 2 на коммутатор 80, вырабатывается в ответ на ИНФ-А сигнал УПР-К, приводящий в останову периферийного устройства и прекращению передачи данных.

В блоке 1 по установленному триггеру сбоя при приеме байта состояния блокируется выход на зацепление по цепочке команд.

Организация блочного обмена данны ми в устройстве выполняется аппаратурно-микропрограммным способом, когда управляющая программа, например операционная система, настраивает устройство на работу с определенными блоками, подготавливая для этой цели соответствующую информацию в оперативной памяти и задавая определенные управляющие признаки в командном слове канала, и установкой в регистре 165 маски кода, соответствующего объему обменного блока, который задается управляющей программой.

При выполнении команды ввода-выво" да перед началом операции ввода-вывода в регистр 145 хранения текущего

13 138888 адреса, а затем в регистр 146 хранения очередного адреса записываются адреса текущего блока данных и очередного блока данных. Эта запись выполняется путем дешифрации на дешифраторе 45 соответствующих микроко анд записи 1 и записи 2, результатом которых являются управляющие сиг" напы на линиях 74 и 73 соответст- 10 енно. По этим же сигналам устанавливается в исходное состояние блок 9 формирования команд. (После выполнения команды ввода-выода начинает выполняться операция вода-вывода, в процессе выполнения оторои организуется обмен данными между устройством и оперативной паг ятью. При этом каждый раз осуществ " ляется модификация адреса данных, рас-20 положенного в регистре хранения те1 ущего адреса путем выдачи микророграммым, путем содержимого этого регистра через коммутатор 47 на информационный выход 16 устройства и 25 приемом модифицированного адреса ( регистр 145 хранения текущего .адреса с информационного входа 12 устройства по управляющему сигналу записи по линии 75, который является . 30 результатом дешифрации соответствующей микрокоманды. Этот процесс будет пОвторяться до тех пор, пока, не будет передан весь обьем обменного блока. Анализ конца обмена всего объ35 ема блока выполняется следующим образом. По синхросигналу СИ 1 (линия 170) в триггер 168 заносится состояние соответствующего разряда текущего адреса до его модификации Сле 40 дующее занесение в триггер 168 будет выполнено только в другой микрокоманде по СИ 1 (цикл выполнения микрокоманды СИ 1 И СИ 8).

Таким образом, в конце выполнения микрокоманды модификации адреса на первый и второй входы элемента ИСКЛОЧАИМЦЕЕ ИЛИ 169 будут подаваться зна.— чения одного и того же разряда текущего адреса после его модификации и до его модификации соответственно.

Если разряд в течение этого времени изменил полярность, то весь обь ем обменного блока данных передачи., На выходе 43 блока появится сигнал, который по СИ 5 (линия 174) установит 55 триггер 162 и далее по СИ 7 (ли- ° ния 176) и специальному управляющему сигналу обращения к оперативной па14 мяти, поступающему на вход элемента

И 164 с входа 40 блока, будет установлен триггер 163, который будет сброшен по СИ 1 (линия 170) следующего цикла. Следовательно, в течение продолжительности синхроимпульсов

СИ 7, СИ 8 будет сброшен триггер 153, что повлечет за собой сброс по СИ 1 (линия 170) следующего цикла триггера 152, вследствие чего будет выполнена перезапись информации из регистра хранения очередного адреса в реI гистр хранения текущего адреса, вследствие чего начнется передача очередного блока данных, кроме того будет сброшен по СИ 3 (линии 172) триггер 151, вследствие чего на выходе 42 блока будет установлен сигнал запроса на запись микропрограммным путем следующего адреса в регистр 146 хранения очередного адреса. Этот сигнал будет сохраняться до тех пор, пока запись очередного адреса не будет выполнена. Эта запись выполняется по управляющему сигналу на линии

73, sa счет чего устанавливается триггер 151 и автоматически сбрасывается сигнал на управляющем выходе

42 блока 9 формирования команд, Формула изобретения

1. Устройство для сопряжения электронно-вычислительной машины с внешним устройством по авт. св.

¹ 1272337, отличающееся тем, что, с целью повышения быстродействия, в него введены узел маскирования, узел триггеров, блок формирования команд, блок регистров, причем информационный вход блока регистров подключен к входу устройства для подключения к информационному выходу электронно-вычислительной машины, разрешающий вход узла триггеров соединен с первым разрешающим входом блока формирования команд и является входом устройства для подключения к разрешающему выходу электронно-вычислительной машины, группа синхровходов узла триггеров, блока формирования команд, синхровход узла маскирования образуют группу входов устройства для подключения к группе синхровходов электронно-вычислительной машины, при этом группа установочных входов блока формирования команд и группа входов записи блока регистров

1388880 соединена с соответствующими разрядами первой группы выходов блока управ-ления, вход запуска блока формирования команд соединен с соответствующим разрядом второй группы выходов блока управления, четвертый вход логического условия которого соединен с информационным выходом блока регистров и с разрешающим входом узла маскирования, информационный выход которого соединен с информационным входом узла триггеров, информационный выход которого соединен с вторым разрешающим Уходом блока формирования команд, выход запроса на прерывание и группа разрешающих выходов которого соединены соответственно с входом запроса на прерывание блока управления и с группой разрешающих входов блока регистров.

15

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок формирования команд содержит три триггера, пять элементов И, элемент ИЛИ, причем единичный вход первого триггера и первый вход элемента ИЛИ образуют группу установочных входов блока формирования команд, синхровход второго триггера и первый вход первого элемента И образуют группу синхровходов блока формирования команд, первый и второй входы второго элемента И являются соответственно

35 первым и вторым разрешающими входами блока формирования команд, третий вход второго элемента И соединен с первым входом третьего элемента И и является входом запуска блока формирования команд, единичный и нулевой выходы второго триггера образуют группу разрешающих выходов блока формирования команд, выход третьего элемента И является выходом запроса на прерывание блока формирования команд, при этом в блоке формирования команд выход первого элемента И соединен с нулевым входом первого триггера, единичный выход которого соединен с первым входом четвертого элемента И, выход которого соединен с информационным входом второго триггера, единичный выход которого соединен с вторым входом первого элемента И и с первым входом пятого элемента И, второй вход которого подключен к первому входу первого элемента И, а выход соединен с вторым входом элемента ИЛИ, выход которого соединен с единичным входом третьего триггера, нулевые вход и выход которого соединены соответственно с выходом второго элемента И и с вторым входом четвертого элемента И, третий вход которого подключен к синхровходу второго триггера, нулевой выход первого триггера соединен с вторым входом третьего элемента И.

1388880

1388880

1388880

Б !

388880

1388880