Устройство для передачи и приема основного и дополнительного сигналов

 

Изобретение относится к технике оптич. связи. Цель изобретения - повышение достоверности передачи дополнительного сигнала (ДС). На передающей стороне введены блок 4 кодирования ДС, двоичный счетчик 5, триггер (Т) 6, эл-т НЕ 10, на приемной

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„,>,1 Н 04 В 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4171236/24-09 (22) 30. 12. 86 (46) 23.04.88. Вюл. 15 (71) Ленинградский электротехнический институт связи им. проф. N.À.Áîí÷Бруевича (72) А.Ю.Бухинник (53) 621.396,6(088.8) (56) Заявка Франции - 2535556, кл. Н 04 L 5/00, H 04 В 9/00, 1984.

ÄÄSUÄÄ 1390809 А1 (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА

ОСНОВНОГО И ДОПОЛНИТЕЛЬНОГО СИГНАЛОВ (57) Изобретение относится к технике оптич. связи. Цель изобретения — повышение достоверности передачи дополнительного сигнала (ДС). На передаюцей стороне введены блок 4 кодирования ДС, двоичный счетчик 5, триггер (Т) 6, эл-т НЕ 10, на приемной

1:190809 стороне — блок 12 кодирования ДС, блок 13 выделения ошибок кодирования, .блок 14 накопления ошибок кодирования, блок 16 деления частоты, счетные Т 19 и 20, эл-т 22 сравнения. Формирователи 1 и 2 основного и ДС формируют двоичные информац. сигналы совместимые по логич.уровням с остальными устр-ми передающей части, работа к-Рой синхронизируется сигналами с блока 3 синхронизации. Передающей частью формируется линейный сигнал и виде последовательности двухбитных кодовых блоков, в к-ром посылки ос» новного сигнала передаются запретом переходов логич. уровней между битаИзобретение относится к технике оптической связи и может быть испольЗовано в цифровых волоконно-оптических системах передачи, в которых наряду с основным цифровым информационным сигналом по линии связи необходимо одновременно передавать дополнительный двоичный сигнал, сяорость передачи которого меньше чем у основ- 1ð ного сигнала.

Целью изобретения является повышение достоверности перецачи дополнительного сигнала.

На фиг. 1 представлена структур- 15 ная схема устройства; на фиг, 2 временные диаграммы работы устройства; на фиг. 3 — схема блока кодирования дополнительного сигнала; на фиг. 4 — схема блока декодирования 20 дополнительного сигнала; на фиг, 5 схема блока выделения ошибок кодирования.

Устройство содержит формирователь основного сигнала, формирователь 2 26 дополнительного сигнала, блок 3 синхронизации, блок 4 кодирования дополнительного сигнала, двоичный счетчик

5, первый триггер 6 типа УКС, первый и второй 8 элементы И, элемент ИЛИ ЗО

9, элемент HF. 10, выделитель 11 так.."овой частоты, блок 12 декодирования дополнительного сигнала, блок 13 выделения ошибок кодирования, блок 14 ми каждого блока, а посылки

ДС вЂ” запретом переходов на границах после каждого второго кодового блока.

ДС кодируется в блоке 4 кодом типа

1Б2Б, Это позволяет на приеме уменьшить время вхождения в синхронизм при разделении основного и ДС. Восстановление основного и ДС в приемной части достигается при условии правильной фазировки синхросигналов, действующих на тактовых входах Т 21 и регистра 18, относительно двухбитных кодовых блоков принятого сигнала. Для выбора фазы этих синхросигналов служит схема, включающая блок 13, 14, Т19 и коммутатор 24. 5 ил. накопления ошибок кодирования, восстановитель 15 основного сигнала, блок 16 деления частоты, первый 17 и второй 18 регистры сдвига, первый 19 и второй 20 счетные триггеры, первый

D-триггер 21, элемент 22 сравнения, второй элемент KIH 23, коммутатор 24, второй двоичный счетчик 25, третий элемент И 26, второй триггер 27 типа

УКС, первый элемент И-HE 28, элемент

29 задержки, трехразрядный регистр 30 сдвига, четвертый 3 1, пятый 32, шестой 33 и седьмой 34 элементы И, третий элемент ИЛИ 35, второй D-триггер 36, третий триггер 37 типа УКС, восьмой 38, девятый 39 и десятый 40 элементы И и элемент ИЛИ 41.

На временных диаграммах показаны сигналы: а — на выходе формирователя основного сигнала; б — на прямом выходе блока синхронизации; в — на выходе блока синхронизации; г — на выходе первого элемента И; д, е — на выходе первого и второго разрядов двоичного счетчика; ж — на выходе Форми рователя дополнительного сигнала; з на выходе блока кодирования дополнительного сигнала; и — на выходе вто" рого элемента И; к — на выходе элемента НЕ; л — на выходе УКС вЂ триггера; м — на выходе выделителя тактовой частоты.

1390809

Устройство работает следующим образом.

Основной и дополнительный цифровые сигналы по соответствующим входным линиям поступают в передающую часть устройства, на выходе которой формируется двоичный линейный сигнал, несущий информацию как об основном, так и о дополнительном сигналах. Этот10 линейный сигнал поступает в волоконно-оптическую линию передачи, включающую передающий оптический модуль (ПОМ), волоконно-оптический тракт и приемный оптический модуль (ПРОМ) .

С выхода ПРОМ линейный сигнал поступает в приемную часть устройства.

Здесь происходит разделение и восстановление переданных основного и дополнительного сигналов. 20

Передаваемый дополнительныи сигнал может быть синхронным или асинхронным по отношению к передаваемому основному сигналу. В первом случае в предлагаемом устройстве тактовая 25 частота дополнительного сигнала может составлять fT/4N, где f — тактовая частота основного сигнала, N— любое целое ) О. Скорость передачи асинхронного дополнительного сигнала ограничена допустимой величиной погрешности временного положения фронтов переданных посылок этого сигнала.

В данном устройстве смещение фронтов посылок относительно их исходного положения не превышает «+ 2/f

Формирователи 1 и 2 основного и дополнительного сигнала формируют на своих выходах двоичные информационные сигналы, совместимые по логическим уровням с остальными устройствами передающей части.

Работа передающей части синхронизируется сигналами с выходом блока 3 синхронизации, На первом и втором выходах этого блока формируются противофазные сигналы тактовой частоты а на третьем выходе — синхросигнал частоты 2f -.

Синхросигнал частоты 2f с блока 3 синхронизации поступает на тактовый

С-вход триггера 6, у которого входы

У и К объединены. На выходе этого триггера формируется цифровой сигнал с максимальной частотой переключения

2f . Переключения триггера 6 не прот исходит, если во время действия импульса на его тактовом входе на одном из двух входов элемента ИЛИ 9 присутствует единичный сигнал. На первый вход этого элемента поступает основной сигнал, простробированный в элементе 7 синхросигналом частоты f, а на второй вход — дополнительный сигнал, закодированный в блоке 4 и простробированный в элементе 8 инвертированным синхросигналом частоты f и сигналом частоты и /2.

Последний получен делением частоты синхросигнала двоичным счетчиком 5.

Появление единичной посылки основного сигнала запрещает переход в выходном сигнале триггера 6 во время положительного полутакта, а единичной посылки закодированного дополнительно— го сигнала во время каждого второго отрицательного полутакта синхросигнала, действующего на прямом выходе блока синхронизации.

Таким образом, передающей, частью устройства формируется линейный сигнал в виде последовательности двухбитных кодовых блоков, в котором ггосылки основного сигнала передаются запретом переходов логических уровней между битами каждого блока, а посылки дополнительного — запретом, переходов на границах после каждого второго кодового блока. Сформированный сигнал удовлетворяет всем требованиям, предъявляемым к линейным сигналам цифровых систем передачи, Так, длительность серий единичных либо нулевых посылок в нем ограничена и не превышает четырех одинаковых посылок подряд; Это позволяет на прием.ной стороне вьщелять тактовый синхросигнал и контролировать частоту ошибок приема.

В передающей части устройства дополнительный сигнал кодируется в блоке 4 кодом типа 1Б2Б (один быт кодируется двумя битами). Подобное предварительное кодирование дополнительного сигнала вносит в него избыточные признаки, использование которых на приеме позволяет уменьшить время вхождения в синхронизм при разделении основного и дополнительного сигналов.

В приемную часть устройства по линии принятого сигнала поступает сигнал с выхода ИРОМ, В вьщелителе 11 тактовой частоты из него формируется синхросигнал частоты 2f, из которого счетным триггером 20 в свою очередь формируются два противофазньгх синхросигнала частот f . Принятый сигнал

1390809 также поступает на вход двухразрядного регистра 17 сдвига, который в соединении с элементом 22 эквивалентности составляет схему регистрации

5 сдвоенных единичных или сдвоенных нулевых посылок в принятом сигнале.

Сдвоенная посылка линейного сигнала, сформированного передающей частью, в ,зависимости от ее положения относительно двухбитных кодовых блоков соответствует единичной посылке основного либо закодированного дополнительного сигналов. Запись сигнала с выхода элемента 22 в D-триггер 2 1 по од15 ному из фронтов синхросигнала частоты f позволяет выделить переданный основной сигнал, а запись того же сигнала в регистр 18 сдвига па другому фронту этого синхросигнала — дополни- ?О тельный сигнал, Фазы синхросигналов, действующих на тактовых входах

1)-триггера 21 и регистра 18, выбираются коммутатором 24.

Основной сигнал с выхода 13-триггера 21 поступает в выходной формирователь основного сигнала, который в случае необходимости восстанавливает сигнал стыковога кода для передачи в оконечную аппаратуру. 30

Двухразрядный регистр 18 сдвига и элемент ИЛИ 23 составляют схему буферирования и расширения импульсов на два такта. С выхода этой схемы снимается сигнал, который при правильной фазе тактового сигнала регистра 18 повторяет по форме сигнал, полученный на выходе блока кодирования дополнительного сигнала передающей части устройства. Этот сигнал по10 ступает на сигнальный вход блока 12 декодирования дополнительного сигна" ла, в котбром происходит преобразование сигнала, обратное кодопреобразо" ванию, выполненному в блоке 4.

Блок декодирования дополнительного

У сигнала работает следующим образом.

Декодируемый сигнал записывается в регистр 30 сдвига. Появление в этом сигнале сдвоенных единичных либо сдвоенных нулевых посылок вызывает формирование импульса на выходе элемента 31 либо 32 соответственно, а зв.тем, с задержкой на такт частоты

Е /2, — на выходе элемента 33 либо 34.

Лсгическое объединение сигналов с вы- 55 ходом элементов 1 31-34 в элементе 35 дает декодираванный сигнал с тактовой частотой f /4 в форме "без возврата к нулю". Буферирование этого сигнала в триггере Зб окончательно восстанавливает исходный дополнительный сигнал, Кроме этого, для контроля правильности разделения основного и дополнительного сигналов путем оценки частасти ошибок декодируемого сигнала выходы элементов 31 и 32 выведены на выходы сигналов сдвоенных единиц и сдвоенных нулей блока °

Восстановление переданных основного и дополнительного сигналов в приемной части предлагаемого устройства достигается при условии правильной фазиравки синхросигналов, действующих на тактовых входах триггера Zl и регистра 18, относительно двухбитных кодовых блоков принятого сигнала, Для выбора фазы этих синкросигналов служит схема, включающая блок 13 выделения ошибок кодирования, блок 14 накопления ошибок кодирования, счетный триггер 19 и коммутатор 24. Рассмотрим работу этой схемы.

В начальный момент после появления сигнала на выходе ПРОИ и установпения синхросигнала. частоты 2Е- на выходе выделителя 11 тактовой частоты фазы синхрасигналов, полученных с выходов триггера 20, равновероятно могут иметь правильное полажение относительна кодовых блоков принятого сигнала либо противафазное правильному. 11ризнакам правильно выбранной фазы является соответствие структуры сигнала на информационном вхаце блока 12 правилам кодирования дополнительного сигнала в блоке 4, Нарушения этой структуры обнаруживаются блоком 13 выделения ошибок кодирования и накапливаются в блоке 14. Если число импульсов ошибок, поступивших на счетный вход блока 14 за время анализа, превышает выбранное пороговое значение, на выходе этого блока формируется импульс. Данный импульс вызывает смену состояния триггера 18 и, как следствие, смену фазы синхроимпульсов на выходах коммутатора 24, Время анализа задается интервалом между двумя последовательными импульсами начальной установки, которые формируются на выходе блока 16 целения частоты.

Блок выделения ошибок кодирования выявляет нарушения чередования импульсов сигнала сдвоенных единиц и сигнала сдвоенных нупей, поступающих

13 3UN. на информационные входы блока 13 с соответствующих выходов блока 12 декодирования. Нарушения в структуре кодированного сигнала, действующего 5 на информационном входе блока 12, вызывают нарушения чередования этих импульсов, которое в блоке 13 вызывает появление единичного уровня сигнала на выходе элемента 41. Сигнал с Bbtxo- 1O да элемента 41 после стробирования в элементе 40 импульсами синхросигнала частоты f /2 поступает на выход блока.

Формула изобретения

Устройство для передачи и приема основного и дополнительного сигналов по цифровой волоконно-оптической линии связи, содержащее на передающей стороне последовательно соединенные формирователь основного сигнала, первый элемент И и первый элемент ИЛИ, формирователь дополнительного сигнала, блок синхронизации и второй элемент И, причем вход формирователя основного сигнала является входом основного сигнала устройства, вход фор- мирователя дополнительного сигнала является входом дополнительного сигнала устройства, вход блока синхронизации является входом синхронизации устройства, прямой выход блока синхронизации соединен с вторым входом первого элемента И, инверсный выход блока синхронизации соединен с первым 35 входом второго элемента И, а на приемной стороне — второй элемент ИЛИ, восстановитель основного сигнала и последовательно соединенные выделитель тактовой частоты и первый регистр сдвига, причем выход восстановителя основного сигнала является выходом основного сигнала устройства, а вход выделителя тактовой частоты соединен с информационным входом регистра и является входом приемника, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности передачи дополнительного сигнала, в него введены на передающей стороне блок 50 кодирования дополнительного сигнала, двоичный счетчик, первый триггер и элемент НЕ, причем инверсный выход блока синхронизации соединен с входом двоичного счетчика, выход первого 55 разряда которого соединен с первым

/ входом тактирования блока кодирования дополнительного сигнала и с вторым

9 8 входом второго элемента И, выход второго разряда двоичного счетчика соединен с вторым входом тактирования блока кодирования дополнительного сигнала, выход формирователя дополнительного сигнала соединен с информационным входом блока кодирования дополнительного сигнала, выход которого соединен с третьим входом второго элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с входом элемента ИЕ, выход которого соединен с входами Y и 1(первого триггера, выход которого является выходом пере-. датчика, выход удвоенной тактовой частоты блока синхронизации соединен с входом синхронизации первого триггера, а на приемной стороне пос1тедовательно соединенные блок декодирова" ния дополнительного сигнала, блок вы- деления ошибок кодирования, блок накопления ошибок кодирования и первый счетный триггер, выход которого соединен с управляющим входом коммутато» ра, блок деления .частоты, второй счетный триггер и элемент сравнения, выход которого соединен с информациI онными входами D-триггера и второго регистра сдвига, причем выходы первого и второго разряда первого реги" стра сдвига соединены соответственно с первым и вторым входами элемента сравнения, выходы первого и второго разряда второго регистра сдвига соединены соответственно с первым и вто1 рым входами второго элемента ИЛИ, выход которого соединен с информационным входом блока декодирования дополнительного сигнала, выход выделителя тактовой частоты соединен с входом второго счетного триггера, прямой и инверсный выходы которого соединены соответственно с первым и вторым информационными входами коммутатора, прямой выход которого соединен с входом синхронизации D-триггера, выход которого соединен с входом выходного формирователя основного сигнала, инверсный выход коммутатора соединен с входом синхронизации второго регистра сдвига и с входом блока деления частоты, выход которого соединен с входом синхронизации блока накопления ошибок кодирования, выход первого разряда блока деления частоты соединен с первым тактирующим входом блока декодирования дополнительного сиг1390809 нала и тактируюцим входом блока выделения ошибок кодирования, выход второго разряда блока деления частоты соединен с вторым тактирующим входом блока декодирования дополнительного сигнала, второй выход которого соединен с вторым информационным входом блока выделения ошибок кодирования, а третий выход блока декодирования дополнительного сигнала является выходом дополнительного сигнала. устройства.

Составитель А.Александров

Редактор A.Øàíäoð Техред М.Дидык Корректор В, Гирняк

Заказ 17О5/56 Тираж 660 Подписное

BIIHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4