Устройство для регистрации дискретных сигналов

 

Изобретение относится к технике электросвязи. Цель изобретения - повышение помехозащищенности.Устр-во содержит входной триггер 1,элементы И 2 и 3, счетчики 4 и 5, каждый из которых состоит из п триггеров 4,-4f,, элемента И и элемента ИЛИ , блоки 6 и 7 памяти, выходной триггер 8. Для достижения цели .-в устр-во введены два триггера 9 и 12, два блока ключей 13 и 14 и последовательно соединенные реверсивный счетчик 10 и делитель 11 частоты. Случай, когда работают только первые разряды счетчиков 4 и 5, является реализацией метода стробирования. Случай, когда работают все разряда счетчиков 4 и 5, является реализацией дискретного интегрального метода. 1 з,п.ф-лы, 1 ИЛоо «

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1394451 i) 4 Н 04 L 15/24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4150047/24-09 (22) 24.11.86 (46) 07.05.88. Бюл. И 17 (72) А.Ф. Зименов, И.И. Колесник, В.В. Сударев, В.И. Карпов, И.Д. Рубанов и Н.В. Каралкин (53) 621.394,62 (088.8) (56) Пуртов Л.П. и др. Теория и техника передачи данных и телеграфия. Л.; ВАС, 1973, с. 157-159. (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ДИСКРЕТНЫХ СИГНАЛОВ (57) Изобретение относится к технике электросвязи. Цель изобретения— повышение помехозащищенности.Устр-во содержит входной триггер 1,элементы И

2 и 3, счетчики 4 и 5, каждыйиз которых состоит из и триггеров 4,-4„, элемента И 4 +1 и элемента ИЛИ 4„,, блоки

6 и 7 памяти, выходной триггер 8.

Для достижения цели:в устр-во введены два триггера 9 и 12, два блока ключей 13 и 14 и последовательно соединенные реверсивный счетчик 10 и делитель 11 частоты. Случай, когда работают только первые разряды счетчиков 4 и 5, является реализацией метода стробирования ° Случай, когда работают все разряды счетчиков 4 и

5, является реализацией дискретного интегрального метода. 1 з.п.ф-лы, 1 ил.

1394451

Изобретение относится к технике электросвязи и может использоваться для регистрации элементарных посылок при обмене телеграфной информа5 цией или данными.

Цель изобретения — повышение помехозащищенности, На чертеже представлена структурная электрическаях схема предлагаемо- 10 го устройства.

Устройство для регистрации дискретных сигналов содержит входной триггер 1, первый 2 и второй 3 элементы

И, первый 4 и второй 5 счетчики, 15

1 каждый из которых состоит из п триг- . геров 4. 1-4. п 9 элементa И 4. 1,, и элемента ИЛИ 4,„,9 9 первый 6 и второй

7 блоки памяти, выходной триггер 8, первый триггер 9, реверсивный счет- 20 чик 10, делитель 11 частоты, второй триггер 12, первый 13 и второй 14 блоки ключей, каждый из которых состоит из и элементов И 13.1 — 13.п.

Устройство работает следующим образом.

При поступлении на вход устройства сигналов входной триггер 1 и первый триггер 9 меняют свое ." состояние в зависимости от полярности 30 сигнала. Если на длине элементарной посылки не появляется второго фронта, что свидетельствует об отсутствии дробления, то первый триггер 9 под действием фазирующего сигнала, поступающего на его второй вход, устанавливается в нулевое состояние. Если на длине элементарной посылки несколько положительных фронтов, что свидетельствует о наличии дроблений, то " 40 на выходе первого триггера 9 появляется соответствующее количество импульсов, поступающих на первый вход реверсивного счетчика 10. В результате еди. ница, записанная в реверсивный счетчик 10, продвигается в прямом направлении на соответствующее количество тактов. На второй вход реверсивного счетчика 10 поступают импульсы с выхода делителя 11 частоты и продвигают единицу в обратном направлении.

В зависимости от величины дроблений элементарных посылок на одном из выходов реверсивного сМетчика 10 появляется сигнал. При этом на первом или втором выходе входного триггера

1 появляется сигнал, который поступает на первый вход первого элемента

И 2 или первый вход второго элемента

И 3 и разрешает прохождение управ-, ляющей частоты через вторые входы этих элементов И 2 и 3 на их выходы.

При поступлении положительной элементарной посылки на вход устройства входной триггер и первый триггер

9 срабатывают и.устанавливаются в единичное состояние. Если дробления элементарных посылок отсутствуют, т.е. имеют место лишь краевые искажения, тогда через определенный промежуток времени на первом выходе реверсивного счетчика 10 появляется сигнал, который поступает на первый вход второго триггера 12 и устанавливает его в нулевое состояние. В результате на его выходе, а следовательно, и на вторых входах первого 13 и второго 14 блоков ключей сигнал отсутствует и элементы И 13.1 13.п первого 13 и второго 14 блоков ключей закрыты.

Управляющий сигнал с выхода первого элемента И 2 поступает через вход (n+2) первого счетчика 4 на вход триггера 4.1, который срабатывает и устанавливается в единичное состояние. Счгнал с выхода триггера 4.1 поступает на первый вход элемента И

4 ° HB BTOPOH BXOP, KOTOPOIO IIOCTg

° !„ 1 9 пает разрешающий сигнал с инверсного второго выхода триггера 4.п, поскольку триггеры 4.2 — 4.п находятся в нулевом состоянии, так как элементы И первого блока ключей закрыты и управляющая частота с его первоro входа на выходы 1-и не поступает. В результате этого с выхода элемента И 4.„+, первого счетчика 4 через первый вход элемента ИЛИ 4.д, сигнал поступает на первый вход первого блока 6 памяти, с которого очередным фазирующим сигналом считывается на первый вход выходного триггера

8 и переводит его в единичное состояние9 что соответствует регистрации положительной посылки.

При поступлении отрицательной посылки входной триггер 1 устанавливается в нулевое состояние. На его втором выходе появляется сигнал, который разрешает прохождение управляющей частоты через второй элемент И 3.

Сигнал на первом выходе входного триггера 1 пропадает и запрещает прохождение управляющей частоты через первый элемент И 2. В этом случае аналогичным образом работают первый разряд второго счетчика 5 и второй

13944

40 блок 7 памяти, вследствие чего выходной триггер 8 регистрирует отрицатель" ную посылку.

Случай, когда работают только

5 первые разряды первого 4 и второго 5 счетчиков, является реализацией метода стробирования.

При наличии соответствующей величины дроблений элементарных посылок )p на выходе первого триггера 9 появляются сигналы, которые продвигают единицу в реверсивном счетчике 10 в прямом направлении, и на его втором выходе появляется сигнал, который 15 устанавливает второй триггер 12 в единичное состояние. Вследствие этого открываются элементы И 13.113.п первого 13 и второго 14 блоков ключей, пропуская управляющую часто- Zp ту на соответствующие входы первого

4 или второго 5 счетчиков в зависимости от полярности посылки. При приеме положительной посылки управляющие сигналы через первый элемент 25

И 2 поступают на первый вход первого блока 13 ключей и далее через вторые входы элементов И 13.1 — 13.п на вторые (счетные) входы триггеров 4.24.п, продвигая в них единицу, за- 3о писанную в триггер 4.1. С первого выхода триггера 4.п через второй вход элемента ИЛИ 4. + сигнал записывается в первый блок 6 памяти, с выхода которого очередным фазирующим сигналом он записывается в выходной триггер 8, который регистрирует положительную посылку, Одновременно фазирующий сигнал поступает на третьи входы триггеров 4.2-4.п и второй вход первого триггера 9, устанавливая их в нулевое состояние.

При поступлении на вход устройстства отрицательной посылки на втором выходе входного триггера 1 появляется сигнал, который поступает на первый вход второго элемента И 3..

Теперь управляющие сигналы через его вход поступают на первый вход второго блока 14 ключей и вход (и+2) второго счетчика 5,работа которых аналогична работе первого блока 13 ключей и первого счетчика 4. Принимаемая посылка через второй блок 7 памяти поступает на выходной триггер 8, который

55 регистрирует отрицательную посылку. В случае искажения элементарной посылки дроблениями в работе участвуют и первый 4 и второй 5 счетчики.

51 4

При этом регистрируется положительная и отрицательная посылки в зави симости от того, в каком состоянии продолжительнее находился входной триггер 1 на длине элементарной посылки. Для этого управляющая частота выбирается такой, что к моменту прихода фазирующего сигнала один из счетчиков 4 или 5 заканчивает свою работу и в его последний разряд записывается единица, которая устанавливает выходной триггер 8 в соответствующее состояние.

Случай, когда работают все разряды первого 4 и второго 5 счетчиков, является реализацией дискретного интегрального метода .

Формула из обр етения

1. Устройство для регистрации дискретных сигналов, содержащее вход" ной триггер, выходы которого подключены к первому входу первого элемента И, выход которого через первый счетчик соединен с первым входом первого блока памяти, и к первому входу второго элемента И, выход которого через второй счетчик соединен с первым входом второго блока памяти, выход которого и выход первого блока памяти подключены к входам выходного триггера, при этом вторые входы первого и второго элементов И являются управляющим входом устройства, фазирующим входом которого являются вторые входы первого и второго блоков памяти и первого и второго счетчиков, отличающееся тем, что, с целью повышения помехозащищенности, введены два триггера, два блока ключей и последовательно соединенные делитель частоты и реверсивный счетчик„ к второму входу которого подключен выход первого триггера, первый и второй входы которого соединены соответственно с входом входного триггера, который является информационным вхо дом устройства, и с фазирующим входом устройства, причем выходы первого и второго элементов И соединены соответственно с первыми входами первого блока ключей, выходы которого подключены к дополнительным входам первого счетчика, и второго блока ключей, выходы которого подключены к дополнительным входам второго счетчика, а выходы реверсивного счет139445!

Составитель А. Москевич

Редактор И. Дербак Техред Л.Сердюкова КорректорИ.Николайчук

Эакаэ 2240/57 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 чика соединены с входами второго триггера," выход которого подключен к вторым входам первого и второго блоков ключей, вход делителя частоты соединен с управлякнцим входом уст5 ройства.

2. Устройст.во по и. 1, о т л и— ч а ю щ е е с я тем, что каждый

10 счетчик содержит по следо ват ель но соединенные элемент И и элемент ИЛИ, выход.которого является выходом счетt чика, и последовательно соединенные триггеры, при этом выход первого триггера и первый н второй выходы последнего триггера соединены сост» ветственно с первым входом элемента

И, с вторым входом элемента ИЛИ и с вторым входом элемента И, а вход первого триггера является входом счетчика, вторым и дополнительными входами которого являются соответственно третьи и вторые входы всех триггеров, кроме первого.