Быстродействующий параллельный преобразователь кода баркера в двоичный код

 

Класс 42гп, 14, № 147026 ссср

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Под(зисная группа Л3 174

Н, P. Шульгин

БЫСТРОДЕЙСТВУЮЩИЙ ПАРАЛЛЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

КОДА БАРКЕРА В ДВОИЧНЫЙ КОД

Заявлено 7 марта 1960 г, за М 657502/26 в Комитет по делам изобретений и открытий прп Совете Министров СССР

Опубликовано в «Бюллетене изобретений» Х«9 за 1962 г, СдВ(о — C()À (0 = С (о

С„В)+C 0Ап=C„

С,.(B„+(C,,A„= C„ где С, — перенос или значение предшествующего младшего разряда в двоичном коде; С; — инверсия переноса; А;; В; — информация, поступающая на соответствующие входы преобразователя.

Известны быстродействующие параллельные преобразователи кода

Баркера в двоичный код, построенные на феррит-транзисторных элеменs ax.

В предлагаемом преобразователе для упрощения устройства использована ключевая схема импульсного типа, подключающая нужный подразряд в зависимости от значения предшествующего младшего разряда.

Для выполнения логической операции «НЕ» в верхней ячейке кл(оча подразряда А каждого разряда введена обмотка для принудительной записи двоичной единицы за такт до приема кода Баркера на преобразователь и дополнительная обмотка считывания импульсом кода предшествующего младшего разряда, Для увеличения быстродействия преобразователя операция подразрядного преобразования кода осуществляется путем подключения основных обмоток считывания ферриттранзисторных ячеек каждого разряда к выходам соответствующих блокинг-генераторов активной линии задержки.

На чертеже приведена принципиальная схема описываемого преобразователя.

Для преобразования в двоичный код предлагаемый преобразователь переключает подразряды кода Баркера таким образом, чтобы выполнялась последовательность следующих элементарных логических операций: № 147026 — 2—

Принцип действия преобразователя рассматривается на примере работы элементов одного разряда.

Код Баркера поступает на преобразователь параллельно в ячейки 1 и 2 каждого разряда. За такт до приема кода Баркера в дополнительные обмотки записи верхних ячеек 8 ключевых схем записывается двоичная «1». В момент записи кода Баркера на ячейки преобразователя импульс кода предшествующего младшего разряда Ср спишет (по дополнительной обмотке считывания) «1» с ячейки 8 на ячейку 4. Поэтому в момент считывания тактом 1 р срабатывает ключевая схема на ячейках 4 и 1, т. е двоиччый кад разряда будет представлен значением 8 ið.

Согласно выражению (1) имеем

1.В„+О,Аю= С1г, т. е. С,р — — А о, Очевидно, что при значении С9=-О двоичный код разряда будет представлен подразрядом А, О.В,р —.1.А о = Сы, т. е. Сгр —— А о.

Результат преобразования С„переписывается в верхнюю ячейку 3 следующего разряда и выдается на регистр 5, Преобразование кода в последующих старших разрядах происходит аналогично.

Преобразователь использует для считывания такты ((l, — 1,4), которые вырабатываются блокинг-генераторами б активной линии задержки (7 — эмиттерные повторители). Благодаря высокой частоте следования тактов достигается высокое быстродействие преобразователя.

Управляющие сигналы на входы 8 и 9 поступают с программирующего устройства. Полученный двоичный код записывается параллельно в выходной регистр, построенный по двухтактной системе. Двоичный код выдается с регистра последовательна, начиная со старшего разряда.

Описываемый преобразователь может быть использован, напр«мер, в качестве устройства ввода в специализированной электронной машине.

Предмет изобретения

1. Быстродействующий параллельный преобразователь кода Баркера в двоичный код, построенный на феррит-транзисторных элементах, отличающийся тем, чта, с целью упрощения устройства, в нем использована ключевая схема импульсного типа, подключающая нужный подразряд в зависимости ат значения предшествующего младшего разряда.

2. Быстродействующий параллельный преобразователь по и. 1, атл и ч а ю шийся тем, что, с целью выполнения логической операции

«НЕ», в верхней ячейке ключа подразряда А каждого разряда введена обмотка для принудительной записи двоичной единицы за такт до приема кода Баркера на преобразователь и дополнительная обмотка считывания импульсом кода предшествующего младшего разряда.

3. Быстродействующий параллельньtA преобразователь по и. 1, отл и ч а ю шийся тем, что, с целью увеличения быстродействия преобразователя, операция поразрядного преобразования кода осуществляется путем подключения основных обмоток считывания ферригтранзисторных ячеек каждого разряда к выходам соответствующих блокинг-генераторов активной линии задержки. № 147026

Составите.и описания А. И. Хохлов

Редактор Н. С. Кутафина Техред А. А. Камишникова Корректор Е. Коган

Поди. и печ. 15.VI 62 г Формат б м. 70Y108 /„- Объем 0.26 изд. л.

Зак. 6008 Тираж 700 Цсиа 1 коп.

ЦБТИ Комитета по делам изобретений и откргятий при Совете Министров CCCP

Москва, Центр, М. Черкасский пер., д 2/6, Типография ЦБТИ, Москва, Петровка, !4