Демодулятор сигналов с минимальной частотной манипуляцией

 

Изобретение относится к технике связи. Цель изобретения - повышение верности демодуляции. Устр-во содержит синхронизатор 1, корреляторы 2 и 3, блоки задержки 4, 5 и 11, блок вычитания 6, сумматор 7, перемножители 8 и 9, компаратор 10, преобразователь 12 сигналов и сумматор 13 по модулю два. Цель достигается за счет учета корреляционной связи между символами принимаемых сигналов, что обеспечивается с помощью введенных блоков задержки 4 и 5, перемножителей 8 и 9 и преобразователя 12. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

<51> 4 Н 04 1- 27/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4115066/24-09 (22) 16.05.86 (46) 07.06.88. Бюл. № 21 (72) А. В. Аношкин, С. Г. Жданов, В. А. Еременко и В. В. Мешков (53) 621.394.62 (088.8) (56) Авторское свидетельство СССР № 801298, кл. Н 04 1 27/14, 1979.

„„SU„„1401635 А 1 (54) ДЕМОДУЛЯТОР СИГНАЛОВ С МИНИМАЛЬНОЙ ЧАСТОТНОЙ МАНИПУЛЯЦИЕЙ (57) Изобретение относится к технике связи. Цель изобретения — повышение верности демодуляции. Устр-во содержит синхронизатор 1, корреляторы 2 и 3, блоки задержки 4, 5 и 11, блок вычитания 6, сумматор 7, перемножители 8 и 9, компаратор

10, преобразователь 12 сигналов и сумматор 13 по модулю два. Цель достигается за счет учета корреляционной связи между символами принимаемых сигналов, что обеспечивается с помощью введенных блоков задержки 4 и 5, перемножителей 8 и 9 и преобразователя 12. 2 ил.

1401635

Изобретение относится к технике связи и может использоваться в радиолиниях с

1 цифровыми методами передачи информации для приема сигналов с частотной манипуляцией без разрыва фазы и с индексом модуляции Д= 0,5. 5

Цель изобретения — повышение верности демодуляции за счет учета корреляционной связи между символами принимаемых сигналов.

На фиг. 1 изображена структурная электрическая схема предложенного демодулятора; на фиг. 2 — временные диаграммы, поясняющие работу демодулятора.

Демодулятор содержит синхронизатор

1, корреляторы 2 и 3, второй 4 и третий 5 блоки задержки, блок 6 вычитания, сумматор 7, первый 8 и второй 9 перемножители, компаратор 10, первый блок 11 задержки, преобразователь 12 сигналов и,сумматор 13 по модулю два.

Демодулятор сигналов с минимальной частотной манипуляцией работает следующим образом.

Сигнал у(1) с минимальной частотной манипуляцией (фиг. 2а) с входа демодулятора поступает на информационные входы корреляторов 2 и 3. На любом %;том 25 тактовом интервале длительностью Т входной сигнал у(1) представляет собой один из четырех элементарных сигналов

S (t) = — 8» (1) =Аз1п ((t)) (t — kT)+(po) или

Sg(t) = — Sa(t) =Аяп (со (1 — AT)+yp), ЗО

На опорные входы корреляторов 2 и 3 подают с соответствующих выходов синхронизатора 1 опорные сигналы S (t) и S (t) соответственно (фиг. 2б и в). На выходах корреляторов 2 и 3 получают напряжения (фиг. 2д и е соответственно), значения которых к концу k-го тактового интервала, границы которого задаются поступающими на тактовые входы этих корреляторов тактовыми импульсами (фиг. 2г), оказываются равными значению корреляционного интегра- 40 ла а, (к) = ) y(t) S;(t) dt, i= 1, 2. кт

Поэтому в момент окончания к-ro тактового интервала сигнал (фиг. 2д) на выходе коррелятора 2 имеет величину az(%), а сигнал (фиг. 2е) на выходе коррелятора 3 — величину ài(к). В этот момент на тактовые входы блоков 4 и 5 задержки поступает тактовый импульс (фиг. 2r), в результате чего сигналы на выходах блоков 4 и 5 задержки становятся равными величинам а,(k) и а (к) соответственно и не изменяются до прихода следующего тактового импульса.

В момент окончания(1+1) -го тактового интервала сигнал (фиг.2д) на выходе коррелятора 2 имеет величину a (%+1), а сигнал (фиг. 2е) на выходе коррелятора 3 — величину а (к+1). В этот момент сигнал

2 (фиг. 2з) на выходе сумматора 7 становится равным величине (ai (Ь)+а (1+1) ), а сигнал (фиг. 2ж) на выходе блока 6 вычитания — величине (а (к) — аг(1+1) ), так как выход коррелятора 2 соединен с вычитающим входом блока 6 вычитания. Сигналы (фиг. 2ж и з) с выходов блока 6 вычитания и сумматора 7 поступают на вторые входы перемножителей 8 и 9, на первые входы которых с выхода преобразователя

12 сигналов поступает положительный или отрицательный сигнал (фиг. 2к), знак которого соответствует знаку величины Zq=

= (а (k) +а (k+1) — а (1) +а (1 +1) ), Таким образом, в момент окончания (k+1) -го тактового интервала выходные сигналы перемножителей 8 и 9 с точностью до одинакового постоянного коэффициента равны величинам Z (a (k) — a (k+1) ) и

Zp (аi (k) +а (k+1) ) соответственно. Эти сигналы сравниваются в компараторе 10, который реализует следующее решающее правило:

Н,(к)

ZI, (ai (k) +ai (k+1) ). Z (а2(1 ) — а2(1 +1) ) й<.)

Если верна гипотеза H1(k), сигнал (фиг. 2л) на выходе компаратора 10 имеет уровень логической «1», в противном случае — логического «О». Этот сигнал поступает на выход демодулятора и на второй вход сумматора 13 по модулю два. На первый вход сумматора 13 по модулю два поступает сигнал (фиг. 2и), имеющий уровень логической «1», если Z>=1, или логического

«О», если ZA= — 1. Сигнал (фиг. 2м) на выходе сумматора 13 по модулю два в момент окончания (k+1) -го тактового интервала становится равным уровню логической «1», если Z>)0, и уровню логического «О», если

Za(0.Этот сигнал задерживается блоком 11 задержки и поступает на преобразователь 12 сигналов. Если на вход преобразователя 12 сигнала поступает сигнал (фиг. 2и), уровень которого соответствует логической «1», то его выходной сигнал (фиг. 2к) положительный, а в противном случае — отрицательный и соответствует знаку величины Z

На (k+2)-м тактовом интервале этот сигнал с точностью до знака соответствует величине Zy i.

Формула изобретения

Демодулятор сигналов с минимальной частотной манипуляцией, содержащий два коррелятора, первые входы которых объединены и являются входом демодулятора, синхронизатор, тактовый выход которого соединен с вторыми входами корреляторов и первым входом первого блока задержки, третьи входы корреляторов соединены с соответствующими выходами синхронизатора, блок вычитания, сумматор, компаратор и сумматор по модулю два, отличающийся

3 тем, что, с целью повышения верности демодуляции за счет учета корреляционной связи между символами принимаемых сигналов, введены второй и третий блоки задержки, два перем ножителя и преобразователь сигналов, причем выход коррелятора соединен с первым входом блока вычитания непосредственно, а с вторым входом— через второй блок задержки, выход блока вычитания через первый перемножитель соединен с первым входом компаратора, второй вход которого соединен с выходом сумматора через второй перемножитель, вто401635

4 рой вход которого объединен с вторым входом первого перемножителя и соединен с выходом преобразователя сигналов, вход которого объединен с первым входом сумматора по модулю два и соединен с выходом первого блока задержки, второй вход которого соединен с выходом сумматора по модулю два, второй вход которого соединен с выходом компаратора, выход которого является выходом демодулятора, причем

10 выход второго коррелятора соединен с первым входом сумматора непосредственно, а с вторым — через третий блок задержки.

Составитель Н. Лазарева

Редактор А. Шандор Техред И. Верее Корректор О. Кравцов»

Заказ 2541/56 Тираж бб0 1одl1 ис нос

ВНИИПИ Государственного комитета СССР но делам изобретсlllltl ll открытий

113035, Москва, Ж вЂ” 35. Раушская наб.. д. 4 5

Производственно-полиграфическое предприятие, г. Ужгород, i.л . Проектная, 4