Устройство для контроля цифровых нерекурсивных фильтров
Изобретение относится к системам контроля . Цель изобретения - расширение функциональных возможностей. Устр-во содержит умножитель 1, накапливающий сумматор 2, блоки сравнения 3 и 4. Ц 5 и б, эл-т запрета 7, блок обн. 1ружения 8 отказов , дешифратор 9, счетчик 1(1 и цифровой не)екурсивный фильтр 11. Цель досгиг легся путем обеспечения контроля ццфровы.х нерекурсивных фильтров с последовательным н. ;- коиление.м выходны.х отсчетов с помощью введенных И 6 и блока сравнения 4. Устр-во но п.п. 2 и 3 ф-лы отличается В1Л- нолнением блока обнаружения 8 отказов и накапливающего сумматора 2. Даны их H.I. 2 3. Н. ф-лы, 3 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„„80„„14067 1
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А BTOPGHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4146498/24-09 (22) !2.11.86 (46) 30.06.88. Бюл. № 24 (71) Винницкий политехнический институт (72) С. 7. Титов и А. И. Власюк (53) 62!.396.66:62 372.543 (088.8) (56) Авторское свидетельство СССР
¹ 1343556, кл. Н 03 Н 17/06, Н 04 B 3/46, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ НЕРЕКУРСHBHb! Õ ФИЛЬТРОВ ()i ) Изобретение относится к системам контроля. Пель изобретения — расширение (5D 4 03 Н 17 06 Н 04 В 3 46 функциональных возможностей. Устр-Во одержит умножитель 1, накапливающий сумматор 2, блоки сравнения 3 и 4, hë-ты 11 5 и о, эл-т запрета 7, блок обнаружения 8 стказов, дешифратор 9, счетчик 1О и цифровой нерекурсивнь и фильтр 1!. Цель достиь ается путем обеспечения контроля цифровых нерекурсивных фильтров с носJlt. довательllh;ì н:коплением выходных отсчетов с помощьк) введенных эл-та И 6 и блока сравнения 4
Устр-во по п.ll. 2 и 3 ф-лы отличает<я выполнением блока обнару;кения 8 отказов и накапливающего сумматора 2. Даны пх и, .
2 з. п. ф-лы, 3 ил.
1406731
Изобретение относится к системам контроля и может быть использовано для контроля цифровых нерекурсивных фильтров.
Цель изобретения расширение функциональных возможностей путем обеспечения контроля цифровых нерекурсивных фильтров с последовательным накоплением выходных отсчетов.
На фиг. 1 представлена электрическая структурная схема устройства для контроля цифровых нерекурсивных фильтров сов- !О местно с контролируемым цифровым нерекурсивным фильтром; на фиг. 2 — схема блока обнаружения отказов; на фиг. 3 схема накапливающего сумматора.
Устройство для контроля цифровых нерекурсивных фильтров (фиг. 1 содержит !
5 умножитель 1, накапливающий сумматор 2, первый и второй блоки 3, 4 сравнения, первый и второй элементы И 5, 6, элемент запрета 7, блок 8 обнаружения отказов. дешифратор 9. счетчик 10.
Цифровой нерекурсивный фильтр 1 содержит накапливающий сумматор 12, коммугатор 3, регистр 14 сдвига, умножитель 15, счетчик 16, дешифратор 7, блок !8 памяти коэффициентов, тактовый вход 19, информационный вход 20, сигнальный выход 21, тактовый выход 22, выход 23 номера такта, выход 24 коэффициентов и выход 25 состояния цифрового нерекурсивного фильтра.
Блок 8 обнаружения отказов (фиг. 2) содержит счетчик 26, первый и второй элементы запрета 27, 28, реверсивный счетчик 29 и дешифратор 30.
Накаиливаюгций сумматор 2 (12) (фиг. 3) содержит комбинационный сумматор 31, регистр 32, блок 33 элементов запрета.
Устройство для контроля цифровых нерекурсивных фильтров совместно с контролируемым цифровым фильтром работает следующим образом.
В начале каждого цикла формирования очередного выходного отсчета > „счетчик 16, который организован как счетчик по моду- 40 лю М+1 (М вЂ” порядок цифрового нерекурсивного фи lbTpa), устанавливается в нулевое состояние. Вследствие этого на выходе дешифратора !7, являющимся дешифратором нуля, появляется импульс с длительностью, равной периоду тактового сигнала. 45
Этот импульс, поступая на управляющий вход коммутатора 13, переводит его в режим коммутации сигнала с информационного входа 20 на вход регистра 14 сдвига.
В начале каждого цикла вычисления в накапливающем сумматоре 12 хранится значение выходного сигнала Y„, которое было сформировано в предыдущем цикле вычисления. Поэтому импульсом, поступающим с выхода дешифратора 17 на управляющий вход накапливающего сумматора 2, в послед- 5 нем блокируется передача числа У„ с выхода регистра 32 на вход комбинационного сумматора 31, на другой вход которого в этот момент времени с выхода умножителя 15 поступает произведение (п — м) -го выходного отсчета на м-й коэффициент фильтрации х„„а„, которое проходит без изменения на вход регистра 32 накаиливаюшего сумматора 12, куда и записывается с приходом следующего тактового импульса, поступающего с входа 19. Таким образом, начинается формирование очередного и-го выходного отсчета. Затем сигнал с выхода дешифратора 17 переводит коммутатор 13 в режим коммутации сигнала с выхода регистра 14 сдвига на его же вход и разрешает прохождение сигнала с выхода регистра 14 на вход комбинационного сумматора 31 накапливаюгцего сумматора 12.
В течение следующих М тактов к содержимому накапливающего сумматора 12 последовательно прибавляются произведения х„ i,l„nðè÷åì i изменяется от (М -1) до О.
В конце (М+1) -го такта каждого цикла вычисления на выходе комбинационного сумматора 31 накапливающего сумматора 12 формируется сумма которая в первом такте следующего цикла вычисления записывается в накапливаюший сумматор !2 и оттуда поступает на сигнальный выход 21 цифрового нерекурсивного фильтра 11.
В течение (М+1) -го llltKld вычисления выходных отсчетов осуществляется цикл контроля. Начало каждого цикла контроля определяется нулевым состоянием счегчики 10, являющимся счетчиком циклов (единичным импульсом на выходе дешифратора 9, являюгцимся дешифратором нуля) .
Контроль осуществляется путем накопления в накапливак>щем сумматоре 2 одного выходного отсчета за (М+1) цикл вычисления одного выходного отсчета и дальнейшего сравнения содержимого накапливаюших сумматоров 12 и 2.
Рассмотрим процесс формирования контрольного выходного отсчета. Для определенности условимся, что формирование контрольного отсчета начинается в момент времени, когда на информационном входе 20 присутствует входной сигнал х„. В этом случае в накапливающем сумматоре 2 будет формироваться (п+м) -й выходной отсче1. Процесс накопления значения выходного отсчета в накапливающем сумматоре 2 полностью аналогичен процессу накопления выходного отсчета в накапливающем сумматоре 12 фильтра. Управление работой накапливаюшего сумматора 2 осуществляется сигналом с выхода дешифратора 9. Тактирование записи информации в накапливающий сумматор 2 осуществляется импульсом с выхода второго блока 4 сравнения, который производит сравнение состояний счетчика 16 тактов и счетчика 10. Во время первого цикла
1406731
55 вычисления каждого цикла контроля сигнал на выходе второго блока 4 сравнения появляется в первом такте вычисления. В это время под управлением кода с выхода счетчика 16, поступающего на адресный вход блока 18 памяти коэффициентов, из последнего производится считывание коэффициента а, который в умножителе 1 умножается на значение теку щего входного отсчета x„.
В конце первого такта первого цикл" вычисления произведение х,,а„записывается в накапливаю ций сумматор 2. Значение х„, записанное в регистр 14 сдвига в первом такте (и+м)-го цикла вычисления, в умножителе 15 будет также умножаться на коэффициент а„, а с произведения л.а„в накапливакш ем сумм поре 12 начнется формирование (и+м)-го выходного отсчета.
Во втором такте второго цикла вычисления произведение входного отсчета х„ l на коэффициент а, приплк овывается к содержимому накапливающего сумматора 2. А во втором такте (п+м) -го цикла вычисления это же произведение х„ а„, будет приплюсовано к содержимому накапливающего сумматора 12. Таким образом в конце (и+м)-го цикла вычисления на выходах комоинационных сумматоров 31 накапливающих сумматоров 2 и 2 будет сформирована одна и та же сумма. определяющая значение (и+м)-го выходного отсчета.
Значения записываются в накапливающие -умматоры !2 и 2 в начале первого такта первого цикла вычисления следующего цикла контроля и одновременно присутствуют на их выходах в течение этого такта.
Если в процессе работы в результате сбоя или отказа в одном из накапливающих сумматоров 12 или 2 или в обоих сразу будет сформирован неверный результат, то на выходе первого блока 3 сравнения, работа которого разрешается в первом такте первого цикла вычисления импульсом, сформированным в элементе И 6 и элементе запрета 7, появится импульс, сигнализирующий о неверном результате вычисления. Этот импульс поступает на блок 8 обнаружения отказов.
Блок 8 обнаружения отказов предназначен для того, чтобы единичные сбои, возникающие при работе нерекурсивного цифрового фильтра 11, не воспринимались как его отказ.
В исходном состоянии в реверсивный счетчик 29 записан ноль. Импульсные сигналы, которые появляются на входе блока 8 в случае устойчивого отказа или в случае сбоя, через первыи элемент запрета 27 поступают на суммарный вход реверсивного счетчика
29, содержимое которого при этом увеличивается на единицу. Учитывая, что вероятностный период появления импульсов на выходе первого блока 3 сравнения, вызванных сбоями, во много раз больше вероятностного
45 периода появления импульсов, вызванных от. казом (практически один импульс в каждом цикле контроля), то на вычитающий вход реаерсивного счетчика 29 через второй элемент запрета 28 поступают импульсы усред пения с периодом Т .((T>(T r, где T>— период следования импульсов х среднения;
T ° — вероятностный период возникновения импульсов на выходе первого блока.3 сравнения вследствие отказа; Ter - — аналогичный период вследствие сбоя. На практике наиболее приемлемый период следования импульсов Ту следует выбирать из соотношения
t,=, ò.,,.
Таким образом, если реверсивный счет.ик 29 изменяет свое состояние под действием импульсов, вызванных единичны;. н сбоями, то импульсы через второй эле.,!ен1 запрета 28 установят реверсивный счетч к 29 вновь в нулевое состояние. Код нуля с выхода реверсивного счегчика 29 поступает i:à вход дешифратора 30 и на его втором выходе появляется единичный потенциал, который, поступая на инверсный вход второго эле мента запрета 28, запрещает прохождение импульсов на вычитаюшнй вход реверсивного счетчика 29. Этим предотвращается его отрицательное переполнение.
В случае, если реверсивный счетчик 29 изменяет свое состояние под действием импульсов с выхода первого блока 3 ср; ннения, i.îÿâëåHèå которых обусловлено,отказом какого-либо блока цифрового нерекурсивного фильтра 11, то, несмотря на поступающие на вычитаюший вход реверсивного счет чика 29 импульсы усреднения, число, содержащееся в реверсивном счетчике 29, будет увеличиваться. Это связано с тем, что частота импульсов, поступающая на суммирующий вход реверсивного счетчика 29, больше частоты импульсов, поступающих на его вычитающий вход. Заполнение реверсивного счетчика 29 приведет к появлению единичного потенциала а выходе его старшего разряда, что будет сигнализировать об отказе цифрового нерекурснвного фильтра 11.
Учитывая, что накопление информации в накапливающих сумматорах 12 и 2 производится по двум независимым трактам, выход из строя любого блока, принимающего участие в вычислении, приведет к несовпадению в момент контроля значений сигналов на выходах накапливаюгцих сумматоров 12 и 2.
Формула изобретения
1. Устройство для контроля цифровых нерекурсивных фильтров, содержащее последовательно соединенные умножитель, вход которого явл яется входом для подкл юче ни я к информационному входу цифрового нерекурсивного фильтра, накапливающий сумматор, первый блок сравнения и блок обнаружения отказов, выход которого является выходом устройства для контроля цифровых
1406731 (.()с TBíiï « IK -). I><)I)i>(()()
1 в. > в л i ) ) р .М b() н,(«рн 1(«рвд 11 Б(рв< Кнррвкf н ) 11. Эр.((и) .1(>л(>.),3 )I) I 51 тири,л .)З)и 11<):(и и в н <) (I1I1111II1111 )(,,()р (в< нн<н(л<)«)и>(i(н (.(.(.I ii<) .(()>;)ч и н)Г)р(-в <ии и <,(лрв>ти>1
1 I 1015, .«1))< KB,) )I«35, 1 ;)) нн л;)и fili(), (. 4 5
I1и()и (в<) к)в<")н ) и )лн! р(фии(
Об.ьединен с первым входом второго элем Hта И и сое;1инен с выходом дешифратора, 2О нри этом вход счетчика является входом номера такта цифрового нерекурсивного фильтра, второй вход умножителя является Bxo;10÷ для подключения к входу коэффициентов цифрового нерекурсивного фильтры, второй вход второго элемента 11 является вхоДОМ ИОДК.! К)Ч(. Н И Я СИ ГН3Л 3 СОСТОЯНИЯ ЦИфровогÎ н«рекурсивного фильтра, нрямой вход элем HTB запрета Ho(Këlo÷«H к входу второго э.(емента И, и выход соединен с у цраиrIHK)Ill,IIм входом первого блок;1 сравнения, БтоРОЙ сигH3. IüHûÉ Вход KHToPOI О ЯБлЯ«тс>1 входом подключения выходного сигнала цифроиого нерекурсивного фильтра, второй вход
IIepBoI.o элемента И соединен с выходом второго элемента И, а выход соединен с вторым входом блока обнаружения отказов.
2. Устройство по Н, 1, отличающееся тем, что блок обнаружения отказов содержит носледоиательно соединенные реверсивный счетчик и !еи(ифратор, первый элемент запрета, инверсный вход которого соединен с первым выходом дешифратора, прямой вход является первым входом блока обнаружения отка 30В, а выход соединен с суммирующим входом p(. Берсивногo счетчика, выход старII1«(0 разряда которого является выходом блока обнаружения Отказов, а также последовательно соединенные счетчик, в.(од КоТорого является иторым входом блока обнаруiK«НИ Я ОТК3;3ОВ, И ВТОР0Н 3)1««1«HT «3ИРЕТ;1, инверсный вход которого со« IIIHE с вторым иы.(од.>м дешифратора, а Быход соединен с
Бычитзк) ц(нм входом р«B(ðñèâíOão (ч«тчика.
3. Устройство Н0 11. 1, 01.1!1чи)ощг(с>! .!«м, что накапливак)щий сумматор со;1«р кит Ос.!едов!!Те;!ьно соединенные блок J.)I«ì«H IOB
:13!!pe! 3, инверсный вход которого является уцраиляк>!цим входо 1 накан.(ииающ«го сумм3 п>ра, комбинационный сумматор, второй в. Од которого является сигнальным и.(одом ника!)лииающего сl «(матора. и регистр, тактоиь)Й B«0, 1 котОРог» HB IH«T«H I 3KToBhlM Вхо.
;! (> I<1 н 3 к 3 ! и и и K) ц 1(! 0 с х м м и то р и, . 1 БылО, l со«динен (llpH«11)l!
