Канал обмена

 

Изобретение относится к вычислительной технике и может быть использовано при построении сетей ЭВМ и мультипроцессорных систем обработки информации. Целью изобретения является повышение пропускной способности канала за счет исключения циркуляции не удаленных из магистрали сообщений . Поставленная цель достигается путем введения в устройство буферного запоминающего устройства (БЗУ) и одного злемента И-НЕ. Введение БЗУ исключает Циркуляцию не принятых из-за занятости канала сообщений, что, в свою очередь , исключает возможность нарушения последовательности принимаемых Сооб-. щений. Введение злемента И-НЕ позволяет исключить циркуляцию принятых, но не удаленных из магистрали сообщений . 3 ил.. (Л

СОЮЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ БЛИН (59 4 G 06 F 13/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ 6ССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 4150926/24-24 (22) 24.11.86 (46) 15.07.88. Бюл. N 26 (71) Воронежский политехнический институт (72) С.Л.Подвальный, С.P.Ïîðîõîí÷óков и О.Я .Кравец (53) 681.325(088,8) (56) Авторское свидетельство СССР

Ф 734654, кл. G 06 F 13/14, 1980.

Авторское свидетельство СССР

У 962907, кл. С 06 F 13/00, 1982. (54) КАНАЛ ОБМЕНА (57) Изобретение относится к вычисли-тельной технике и может быть использовано при построении сетей ЭВМ и

„„SU„„1410045 А 1 мультипроцессорных систем обработки информации ° Целью изобретения является повышение пропускной способности канала за счет исключения циркуляции не удаленных из магистрали сообщений. Поставленная цель достигается путем введения в устройство буферного запоминающего устройства (БЗУ) и одного элемента И-HE. Введение БЗУ исключает циркуляцию не принятых из-эа занятости канала сообщений, что, в свою очередь, исключает возможность нарушения последовательности принимаемых сооб-. щений. Введение элемента И-НЕ позволяет исключить циркуляцию принятых, но не удаленных из магистрали сообщений. 3 ил.

С::

Ю

4Р

4ь

1410045

Изобретение относится к вычислительной технике и может быть использовано при построении сетей 3ВМ и мультипроцессорных систем обработки инф ормации, Целью изобретения является повышение пропускной способности канала за счет исключения циркуляции не удаленных из магистрали сообщений. 10

На фиг. 1 приведена функциональная схема канала обмена; на фиг. 2 " то же, блока коммутации; на фиг. 3 пример реализации буферного запоминающего устройства. 15

Канал обмена содержит первый 1, второй 2 и третий 3 коммутаторы, регистр 4 состояния, второй передающий регистр 5, буферный регистр 6, первый передающий регистр 7, блок 8 20 коммутацин, буферное запоминающее устройство 9 (БЗУ), приемный регистр

10, схему 11 сравнения, регистр 12 адреса, генератор 13 тактовых импульсов, к каналу подключен модуль 14 25 вычислительной системы.

Блок 8 коммутации содержит элемен ты И15...17, элементы И-НЕ,1.8...20, элемент ИЛИ-НЕ 21, элемент ИЛИ 22.

Буферное запоминающее устройство 9 30 содержит элемент И 23, первый счетчик

24, первый дешифратор 25, второй счетчик 26, второй дешифратор 27, запоминающие элементы 28. !

Канал работает следующим образом. !

В состав вычислительной системы

,âõîäÿò M каналов обмена, связанных между собой по магистрали последовательно.

Формат соотщения, передаваемого между каналами обмена, содержит следующие поля: адрес получателя; адрес отправителя; данные.

В исходном состоянии все триггеры регистров 4 состояния находятся в состоянии "Свободен". По пуску устройства генератор 13 тактовых импуль" сов начинает вырабатывать тактовые импульсы, под управлением которых между каналами обмена начинает циркулировать последовательность информационных сообщений.По каждому тактовому импульсу сообщение с выхода (К-1)—

ro канала обмена передается в один из приемников информации К-ro канала обмена (в приемный регистр 10. К либо в БЗУ

9.К). До поступления тактового импульса поле адреса получателя сообщения, сравнивается в схеме 11.К.сравнения с адресом модуля 14.К, хранящимся в регистре 12.К адреса, в результате чего на выходе схемы 11.К сравнения появляется один из. сигналов

"Свой", "Чужой".

Работу устройства рассмотрим на примере работы К-го канала обмена (К=I Ì). Каждый канал обмена может работать в четырех режимах: "Запись", "Чтение", "Передача, "Транзит".

В режиме Запись" производится прием сообщения каналом от модуля 14.

Прием выполняется в два этапа: первый

I этап заключается в приеме от модуля

14, в буферный регистр 6.и передающий регистр 5, второй - в подключении передающего регистра 5 к выходу К-го канала обмена через коммутатор 3.

При необходимости передать сообщение модуль 14,выставляет его (адрес получателя, данные) на своем информационном выходе и посылает сигнал "Запрос на передачу" вблок 8. Если второй триггер регистра 4 состояния находится в состоянии "Свободен" и есть сигнал "Запрос на передачу", то блок

8 вырабатывает сигнал, разрешающий .запись в буферный регистр 6 по передающему фронту тактового импульса сообщения из модуля 14 и адреса отправителя из регисура 12 адреса, а по заднему фронту тактового импульса это сообщение переписывается в передающий регистр 5 и вырабатывается сигнал установки второго триггера

1 регистра 4 в состояние "Занят". Сигнал, разрешающий запись в буферный регистр 6, посылается также в модуль

14, сообщая последнему, что "Запрос" удовлетворен. Получив этот сигнал, модуль 14 снимает сигнал "Запрос на передачу" и соотщение со своего выхода.

Второй этап режима "Запись" выполняется при условии нахождения первого триггера регистра 4 в состоянии "Свободен" и второго триггера регистра 4 в состоянии "Занят". В этом случае блок 8 вырабатывает сигнал, разрешающий про-: хождение информации через коммутатор .

3, и снимает сигнал, устанавливающий второй триггер регистра состояния в состояние "Занят". По переднему фрон-. ту тактового импульса второй триггер регистра 4 переходит в состояние

"Свободен".

Возможно одновременное выполнение обоих этапов, если первый триггер ре3 1410 гистра 4 состояния находится в состоя.-,. нии ™Свободен, второй триггер регистра

4 в состоянии "Занят", т.е. в передаю щем регистре 5 находится предыдущее сообщение, и есть сигнал "Запрос на передачу . В этом случае блок 8 вырабатывает сигнал, разрешающий запись в буферный реГистр 6, сигнал установки второго триггера регистра 4 в состояние "Занят" и сигнал, разрешающий прохождение сообщения из йередающего регистра 5 через коммутатор 3.

В режиме "Чтение" производится прием сообщений, предназначенный для модуля 14, в буферное ЗУ (БЗУ) 9.

Если схема 11 сравнения вырабатывает сигнал ™Свой", то по переднему фронту тактового импульса счетчик 24 осуществляет подсчет поступающих в БЗУ 9 сообщений, в соответствии с числом которых на одном из выходов дешифратора 25 формируется потенциальный скачок-из нулевого уровня в единичный, осуществляющий занесение инфор- 25 мации с входа БЗУ 9 в выбранный запоминающий элемент 28. Запись поступающих сообщений осуществляется последовательно с 1-ro по С-й запоминающие элементы 28, после. чего процесс I записи повторяется.

В исходном состоянии дешифратор 27 подключает информационный выход лишь первого запоминающего элемента к информационному входу модуля 14 вычислительной системы. Модуль 14 анали- зирует служебный бит в поле данных и при обнаружении уровня логической единицы производит прием сообщения из первого запоминающего элемента, информируя об этом БЗУ 9 сигналом

"Принято". При поступлении сигнала

"Принято" осуществляется сброс информации и отключение информационного, выхода первого запоминающего элемента, а затем подключение информацион45 ного выхода второго запоминающего элемента к информационному входу модуля 14 вычислительной системы. Таким образом, модуль 14 вычислительной системы производит последовательный выбор информации из соответствующих запоминающих элементов 28, начиная с первого по С-Й. Затем процесс чтения повторяется, .

В режиме "Передача" осуществляется 55 передача сообщения с входа К-го канала обмена на его выход с записью сообщения в приемный регистр 10 и пере045 4. дающий регистр 7 по тактовому импульсу. Два регистра необходимы для pasвязки записи предыдущего сообщения в один из регистров следующего канала и записи сообщения входа К-ro канала обмена.

Блок 8 не вырабатывает сигнал установки первого триггера регистра 4 в состояние "Занят" в следующих случаях: если схема 1.1 выработала сигнал

"Свой"; если от модуля 14 поступает сигнал "Отключение"; если первый и второй триггеры регистра 4 находятся в состоянии "Свободен" т,е. выполняется режим "Транзит".

Во всех остальных случаях блок 8 вырабатывает сигнал установки первого регистра 4 в состояние "Занят". Если первый триггер регистра 4 состояния находится в состоянии Занят", то это разрешает прохождение Информации через коммутатор 2 на выход К-ro ка- . нала.

В режиме "Транзит" осуществляется передача сообщения с входа К-ro канала на его выход в обход приемного регистра 10 и передающего регистра 7 через коммутатор 1. Если первый и второй триггеры регистра 4 состояния находятся в состоянии "Свободен", то блок 8 вырабатывает сигнал, разрешающий прохождение информации через коммутатор 1, однако если .при этом схема !

1 сравнения вырабатывает сигнал

"Свой", то происходит закрытие комму" татора 1 и выполнение режима "Чтение"., Кроме того, имеется возможность постоянного отключения модуля 14 от системы за счет постоянного открытия коммутатора 1. Такое отключение происходит по сигналу От модуля 14, "Отключение", по которому первый триггер регистра 4 переходит в состо" яние Свободен", в зависимости от которого коммутатор 1 открыт для прохождения сообщений с входа К-ro канала обмена на его выход, а коммутаторы 2 и 3 закрыты.

Введение БЗУ в каждый канал обмена исключает циркуляцию не принятых ввиду занятости приемного регистра устройства сообщений, что, в свою очередь, исключает воэможность нарушения логической последовательности принимаемых вычислителным модулем сообщений llo сравнению с последовательностью их генерации источником. Введение эле-.. мента И-НЕ 20 позволяет блокировать

5 1410045 . соммутатор 1 в режиме "Чтение", )) Il

Транзит, что исключает возможность .циркуляции принятых устройством со1 бщений но не удаленных из магистУ

5 фали, вследствие чего отпадает необходимость в узле запрета записи и в магистральном сигнале "Запрет запи1 и . Выбираемая емкость БЗУ исходя

I) из соотношения производительности

ычислительного модуля, магистрали и жидаемой интенсивности информационн ого потока к данному модулю, можно начительно повысить производительость системы, а также объединять 15 вычислительную систему вычислительые модули с разной производительостью, о р м у л а изобретения

Канал обмена, содержащий приемный 20 егистр, два передающих регистра, буерный регистр, генератор тактовых им-, ульсов, блок коммутации, схему сравнеия, три коммутатора, регистр состояия, регистр адреса, выход которого со- 25 динен с первым информационным входом уферного регистра и первым входом схе-.

1 сравнения1 второй вход которой соедиен с информационным входом приемного егистра, с информационным входом ервого коммутатора и с первым инфорационным входом канала, информационый выход приемного регистра соединен информационным входом первого переающего регистра, информационный выод которого соединен с информацион)м входом второго коммутатора, вход авления которого соединен с выхоом признака незанятости первого т иггера регистра состояния,.тактовый 40 вход которого соединен с выходом ген ератора тактовых импульсов и с тактовыми входами буферйого регистра, п ервого передающего регистра, приемн)ого регистра и второго передающего регистра, выход которого соединен с ияформационным входом третьего коммутатора, вход управления которого соединен с первым управляющим выходом .блока коммутации, второй и третий управляющие выходы которого соединены соответственно с входами установки первого и второго триггеров регистра состояния, выходы признака незанятостИ первого и второго триггеров котоpioI o соединены соответственно с пер55 в м и вторым входами признака незанятости блока коммутации, выходы признака занятости первого и второго триггеров регистра состояния соединены соответственно с первым и вторым входами признака занятости блока коммутации, вход Свой которого соединен с выходоь признака Свой схемы сравнения, выход признака ))Чужой) которой соединен с входом "Чужой" блока коммутации, выход блокировки принятых сообщений которого соединен с входом управления первого коммутатора, выход

"Запрос удовлетворен" блока кеммутации соединен с входом записи буферного регистра и с выходом "Запрос удовлетворен" канала, первый и второй управляющие входы блока коммутации являются соответственно входами

"Отключение и "3anpoc на передачу ) канала, выход буферного регистра соединен с информационным входом передающего регистра, второй информационный вход буферного регистра является вторым информационным входом канала, выходы коммутаторов с первого по третий соединены с первым информацинным выходом канала, причем блок коммутации содержит три элемента И, два элемента И-НЕ, элемент ИЛИ-HE u элемент ИЛИ, первый вход которого соединен с выходом первого элемента

И, первый вход которого соединен с первым входом признака занятости блока коммутации и с первым входом первого элемента И-НЕ, второй вход которого соединен с вторым входом признака занятости блока коммутации, с вторым входом первого элемента И и с

t первым входом второго элемента И-HE второй вход которого соединен с первым входом признака незанятости блока коммутации и с первым входом второго элемента И, второй вход которого является вторым входом признака незанятости блока коммутации, выход втоторого элемента И соединен с первым входом элемента ИЛИ-НЕ, второй вход которого является первым управляющим входом блока коммутации, третий вход элемента ИЛИ-НЕ является входом

"Свой" блока коммутации, второй вход элемента ИЛИ соединен с вторым управляющим входом блока коммутации и с первым входом третьего элемента И, выход которого является выходом

"Запрос удовлетворен" блока коммутации, второй вход третьего элемента

И соединен с выходом первого элемента

И-HE выходы второго элемента И-НЕ, элемента ИЛИ-НЕ и элемента ИЛИ явля.7 1410045 8 ются соответственно первым, вторым тактовый, записи и "Принято" .буфери третьим управляющими выходами ного запоминающего устройства соедиблока коммутации, о т л и ч а ю щ и й- иены соответственно с выходом генерася тем, что, с целью повышения про- тора тактовых импульсов, выходом

11 «Т! пускной способности канала за счет признака Свои схемы сравнения и исключения циркуляции неудаленных из входом "Принято" канала, а в блок магистрали сообщений, в него введено коммутации введен третий элемент буферное запоминающее устройство, ин- И-НЕ, первый вход которого является формационный вход которого соединен с 1О входом "Чужой" блока коммутации, первым информационным входом канала, второй вход соединен с выходом второ" информационный выход буферного запо- ro элемента И, а выход является выминающего устройства является вторым ходом блокировки принятых сообщений информационным выходом канала, входы блока коммутации.

1410045

Составитель И. Андреев

Техред А.Кравчук Корректор В. Бутяга

Р едакт ор О. Спесивых

Заказ 3482/46 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР . по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4