Устройство для формирования видеосигнала

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах отображения информации с растровой разверткой. Цель изобретения - повьшение быстродействия устройства. Устройство содержит блок сопряжения 1, блок буферной сверхоперативной памяти 2, блок оперативной памяти 3, блок управления 4, формирователь видеосигнала 5, буферный регистр 6 с соответствующими связями. Устройство обеспечивает повышение быстродействия считывания информации из блока оперативной памяти 3 за счет организации режима страничного считывания. Считанная информация поступает в буферный регистр 6, работающий по конвейерному принципу и выдается в формирователь видеосигнала 5, где преобразуется в растровый, видеосигнал. 4 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (19) (11) (5И 4 G 09 G 1/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОВРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4170326/24-24 (22) 30.12.86 (46) 23.07.88. Бюл. № 27 (71) Московский институт электронной техники (72 А.А.Шишкевич, В.С.Безобразов и А. В, Мякотин (53) 681. 327. 11 (088. 8) (56) Авторское свидетельство СССР

¹ 1238 142, кл» G 09 G 1/08, 1984.

Авторское свидетельство СССР № 1363179, кл. G 06 F 3/153, 1985. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

ВИДЕОСИГНАЛА (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах отображения информации с растровой разверткой.

Цель изобретения — повышение быстродействия устройства. Устройство содержит блок сопряжения 1, блок буферной сверхоперативной памяти 2, блок оперативной памяти 3, блок управления 4, формирователь видеосигнала 5, буферный регистр 6 с соответствующими связями. Устройство обеспечивает повышение быстродействия считывания информации из блока оперативной памяти 3 эа счет организации режима страничного считывания., Считанная информация поступает в буферный регистр 6, работакюций по конвейерному принципу,и выдается в формирователь видеосигнала 5, где преобразуется в растровый). видеосигнал.

4 ил.

Изобретен(!с сг: носит

Э О В<3НО 13 y стр ОИСТ(>Л х <>Т 06!> «(1!H sf

ИНфОРМЛЦИИ Г Р11 Рcl fi(!> Кi i

Иес(ь изобретения — !101>я !!! с 1<иг родействия устройс:твл.

На фиг, 1 Irppjjciлв.!1(нл < тp":<7 "13 ная схема устройства, (л ф("г. 2 функциональная схема блока у:(р1i):i:-" н и я; H a фи г . 3 — (3) . н к (11(7 н л л ь н «sf схема буферного регистра;:-i": фиг. ;—

Временнля диаграмма р- боты блокл управления.

Устройство содержит блок 1 с(:-r.psi— жения, блок 2 буферной гверхоперл— тив ной памяти, блок 3 n i iep <1 т и(> ной памяти, блок 4 управл(np>l!:pi;— ватель видеосигнала,: уфер«ый регистр б.

На чертежах обозначенn:

DA — вход — выхс д мс(Л3(!!!е г0,6лйт;! адреса блока буферной гвер.;;..>ерлт((п, ной памяти;

DA т — вход — выход стс(р!!!Ого байта адреса б:3ока буферной с- ep!

ЕС5). — вход раз рс шен«(5(л!1<)А!!!е го байта адреса блока буферной сверх-оперативной памят, ;

ECAСТ ВХОД, р<(зр- J>IOHHHi (T 3р»(ег<; байта адреса блока буферной сверхоперативной памяти;

AA ф — адрес вход-Вход;i -вьf xnroi л:>яти, КСИ вЂ” кадровые си«хроим> гульсы;

ССИ вЂ” строчные синхроимпул(,гы, F — выход импульсов ген< pë Toря импульсов, 3 (1!> (<3> — вход В I60p«H»I((1 се-лект ор а-мульт индекс орл, CU — счетный Вход, CI,j.,„, — вход строба 3 lrTl3cl буферного регистра;

БАБ — выход синхро;(и:-ул сл лпргсл столбца, CA S — Выход с и (3 х р 0 им (3 ту.-. ь с л л; т 1> г-са строки, БИ вЂ” выход управления блol<îм сопряжения.

Блок 4 управгения (ф((г, 2) со< ержит первый 7, второй Я и третий <5 триггеры, двоичный счетчик 1(>,. ге !е— ратор 11 импульсов, первый 12, Вто— рой 13, третий 14 элемен-.ы И, первый 15, второй 16, -< р<тий 17 э 101!с >!-ты ИЛИ, первый 18, Вт<>pni 19 и т-,>< -. тий 20 элементы Н,, i()Hторите.(ь 21, т > -, О ii (т ii

3 3 г <)Г i o: Tj)1

7Я !! il 3 I,<.(I . iI!> 1 31 .5 i < i : <1!

< i«.i .i c--., Т< 1 Р:!! лГ(.P(II< iе т!Ис !i . .," !) г!:(Iих 1)(гиГт

° D >0 3 > и! ОР << Ци<)1;1 I к, . Р1H (Ялзг(их

:(Х<>;(()13 l! <311:":<>, i>I 1:>Е;l . СIНЛЛ(<): ИЧ:fn б г(; К (1 В (,) Л.; > с 1) <7 I > T 3:.! (> I I I (1 Я Т H H 3 13 е (1 T

>О(> УС.-. PO. .1, с(31, Регис73> <3,111;)ес «. 33 si:: яется ре— гис" р<".! Г г !е(;ик< м !1 суц<-г гн:(яет счет

1l ill)" !1)Гo!3 г< i < О (3- .:Одл <) 1 !

>ХО;(1,! — В il«)i;r<1 !1.5> !>:i->, ((ены >тп и 3(!>0!)1!<31(НО(!!!ь!л! 1 у 1: «як>гн!и Входам на, . 13 В (Х С) <1 а с

>D I< лх((В (1! Г(iol Ii(, (:7 l, i I I fin 3. i и !1>!

С М>> с " fv < Л

l,c<ч « . 1 . 6 !i<, к;1 <. > If>lяжсни5 . (JI!)I(л 3,:: еп17 l .1(ной !!Лм> 713 фог>. !Ир г . 7 iO 1 7 т и i (O(.11 . OH (30 3МОЖНО ИС"

: oH-<3oHH1iii(бгз !Н3 !с(нений аналol и .—

1 ь!х б::n! 13 !<..3(3< гл <и . o; с- ройс тва.

"c р„.>ис.!Ч>О 1>лб<> I -.;- i

О б Р c l! i. O (l., НВГ ь 1!Нк:! рл 60"::;! !) 1 1 биг на >(3e черепуюгр(егя флз. .; г <7рвля фаза

ЧИ 1 Ывсl ИЛ< Е H«! 6 l<)!< Л 1 () IIÐ р <(ТИВ Ной пл cITH граф,-. !Ог-. )Il I-H<3)ops (öHH для фор «p013a«f«(H II..>06!>ля ения и вторая флз» -- фаз«,(ocтупл к блоку 3 опера!

<л синхронизирует,. (НЬ!МИ ((ИНХРОИМРабота устр< и 7

Л ВО (<ЫМ«т И пу.-п, сами i(.3Х; В(<1:11 HaJ!(,f !<,,",И (.! !!

1сг<а управr .åHH5, ф;((! ;т( (> !30 ГО С И (3ХР О!ЛМре г rс cтр-сче т .Ик с: ПРИХО;(ОМ КЛ,!.

Iiy.>ьсл (сл!г 3;!JT К<, !> (>тока 2 буферной, л мя г и О б H v. 15! е 1 i < I

".И.: Над 1»И! Г(срВС т

:<:рхоперативной

l< i!3 0C TH(.f«f г Нс> C 0 бом, ! хода блока 4 инной плмяти пс.;1.!pñ гному входу устройствл и Вхс;(v ныхг(;у да!(ных уcTpo!f гтвл чере: !..(ок . . буфер((ой сверхопер1тивной 1!лмяти. Л.-ы о(:ределяются

IT; ) T(3HT(Hc3J<0M !Л ВЫ .O, Е >HTOpnl 0 ЭЛЕ

<". Итл 11<, 1 9 »(>к < < Ilpл «33(ения: Вы

4С)

С ) Ий > РОВС <1! (т i cl:-.

1<енl. — 2 флзл. . - с гройство ..рг... гмлтривает считыI3c1HHc т13ех 6лйт 013 г1 лфиче Г кой инфОР

МЯПИИ H Пс Вой фя 3<. ПРИ ЭТОМ ИСПОЛЬ—

45 .3уется режим « р> ничного с.чить-BRilH53

Информаl<ИИ l-< 6 1(>К;. 3 О ->враТHB HOH ! i:1МЯТИ, ! 411808 1 1р л в. 1 1 к и я 1п 1 е е т лыс o K I I l I у р с в е к ь и устанавливает первую фазу работы устройства. !1л нервам выходе блока

4 управления сигналы ЛЛф и FCA (фиг. 2 и 4) переходят в низкий уро— вснь, подключая старший байт регистра c÷oтчикл Iерез выход DA .. K нхо ду адреса блока 3 оперативной цамяти.

Одновременна на второй вход управления блока 3 оперативной памяти подается сигнал ВЛБ. С приходом следующего такта частоты F сигнал ЕСЛ, переходит в -ысокий уровень, а ЕГЛ „ в низкий, подключая младший байт регистра-счетчика через вь1ходы сЛ к входу адреса блока .3 оперативной памяти.

Одновремекно на вход управления блока 3 оперативной памяти подается сигнал CAS (фиг. 2 и 4). Через время, необходимое для чтения блока 3 оперативной памяти, на его выходе появляется информация. Сигнал 171 !86„ ф на выходе третьего элемента ИЛИ 17 (фиг. 2) имеет низкий уровень и информация ко входу данных через канал Л селектора-мультиплексора 28 буферного регистра 6 попадает на его выхоц, где по первому входу перезаписывается сигналом 17РГ (фиг.2 и 4) в формирователь 5 видеосигнала. Импульсы С2 РГ (фиг. 2) частотой 15,4 11Гц с первого выхода блока 4 управления сдвигает информацию из формирователя 5 видеосигнала ка выход видеосигнала устройства. Одновременно с каждым импульсом СЛВ (фиг, 4) нл первом выходе блока 4 управления формируется импульс С1, увеличивающий содержимое регистра счетчика нл единицу. Информация, счи-" танная из блока 3 оперативной памяти втосым HMIlvJlbcoM CAS (фиг, 4), по входу данных переписывается сигналом CLГ (фиг, 4) в параллельный регис-.р 27 буферного регистра 6

Сигнал Ui15 Ч (фиг. 4) нл втсрОм выходе блока 4 управления имеет высокий уровень, поэтому информация по каналу В селектора-мультиплексора 28 подается на в11хсд буферного регистра 6. Третий импульс CAS (фиг, 4) считывает третий байт гра-. фической информации из блока 3 оперативной памяти, который по входу данных буферного регистра 6 попадлет на вход плрлл. ельксго регистра 27.

Импульсами VPi „- и Г1,Гg-,у (фиг.4) о;1ковремекко второй бл1".т графи 1е1 bo11 информации записывается в форгя1ровлте".ь 5 в11лессигкллл, л третий — 11 плрлллелькый ре гистр 27 . В формирс—

5 ватель 5 видеосигнала третий байт графи 1еcксй икформлции по каналу В селектора-мультиплексора 28 записывается импу.-1ьсам 1РГ (фиг. 4) в конце второй фазь1 цикла работы устройства.

Таким образок, в течение первого цикла работы устройства происходит вьгвод графической информации из нулевой„ первой и второй ячеек блока

3 оперативкой памяти. К началу второго цикла в регистре-счетчике блока 2 буферкой сверхоперативной памяти находится адрес третьей ячейки блока 3 оперативной памяти, т.е. происходит последовательное считывание всех ячеек блока 3 оперативной памяти и выдача графической информации с выхода формирователя 5

25 видеосигнала с тактовой частотой

15,4 Г!Гц.

В режиме злгиси информации в блок

3 оперативной памяти работа устройства аналог 1чка работе известного

30 устройства.

Таким образом, изобретение обеспечивает псгышение быстродействия вывода информации из блока оперативной памяти и преобразования ее в

35 видеосигнал зл счет организации страничнога считывания из памяти и введения буферного регистра 6, работающего в конвейерном режиме, что позволяет погысить информационную

40 емкость экрана без увеличения быстродействия и разрядности слова блока

3 оперативкой памяти.

45фсрмулл из обретения устройство цля формирования видео.—. сигнала, - îäåðæàùåå блок управления, первый управляющий вход которого яв-

50 ляеTcB Blo to I страчкь1х II кадровых сичхраимпульсов устройства, формирователь вицеосигклла, первый информлциОкный вхсц КОтораГО является входом видеосигнала устройства, а

55 выход — выходом устройства, блок Оперативной памяти, блок буферной сверхо:ератигнсй 11лмяти и блок сопряжения. управггя1с.11и1 1 II>:oä-выход которого является упрл11ляющим входом-выходом

1411Нп8 устройства, адресным входом которого является адресный вход блока буheрной сверхоперативной памяти„ первый выход которого подключен к адресному входу блока оперативной памяти, первый управляющий вход которого и первый управляющий вход. блока буфе.р»ой сверхоперативной памяти подключены к выходу блока сопряжения, управ- 1ð ляющий вход которого, второй управляющий.вход блока буферной сверхоперативной.памяти, второй управляющий вход. блока оперативной памяти и первый управляющий вход формирователя 1с видеосигнала соединены с первым вь|ходом блока управления„ второй управляющий вход которого является входом начальной установки устройства, входом-выходом данных которого является первый вход-выход данных блока буферной сверхоперативной памяти, второй нход — Рыход данных Которого подключен к входу-выходу дан«и к блока оперативной памяти, второй выход блока буферной сверхоперативной памяти соединен с вторым управляющим входом формирователя видеосигнала, о т и и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит буферный регистр, информационный вход которого подключен к выходу блока оперативной памяти, второй выход блока управ." ения соединен с управляющим входом буферного регистра, выход которого подключен к второму информационному входу формирователя

«идеосигнала.

Подписное

Тираж 459

ВНИИПИ Государственного комитета СССР пс делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.1роизводственно-полипрафическое предприятие, и. Ужгор,л, ул. Проектная, 4

Редактор С.Патрушева

Заказ 3657/47

Составитель О.Цапко

Техред Л.Сердюкова Еорректор B.Ðîìàíåíêî