Тестопригодное цифровое устройство

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении удоботестируемьк цифровых устройств , в особенности вьшолненньк в виде больших интегральных схем, и аппаратуры на их основе. Цель - увеличение контроля. Устройство I подключено входами 4 и выходами 5 к диагностируемому блоку 25 и выполняет системные функции под управлением входа 14 системной синхронизации. В тестовом режиме любая группа регистров может быть переведена в режим сдвига информации, поступающей с тестового входа 11 на выход 12. Состояние остальных регистров при этом не изменяется. Выбор регистров определяется содержимым регистра 9 управления . Триггер 8 позволяет передавать информацию с входа 11 непосредственно на выход 12 и используется при наращивании устройства. Управление работой в тестовом режиме осуществляе.тся шифратором 13 управления под воздействием входов 16 и 17 режима работы и входа 15 тестовой синхронизации. Группа мультиплексоров 3 и мультиплексор 10 обеспечивают необходимую конфигурацию цепочки сдвига информации . Устройство позволяет повысить информативность контроля при значительном уменьшении числа внешних связей , а также объединять несколько таких устройств с возможностью одновре - менного выполнения штатного режима и режима контроля, что расширяет его функциональные возможности. 3 ил. S (Л 4 о: со со 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (» ) «06 Р 11/00, » /30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4154481/24-? 4 (22) 01, 12. 86 (46) ) 5.08.88. Бюл. Р 30 (72) С.В.Ильин и А.И.Верезенко (53) 681. 3 (088. 8) (56) Европейский патент У 0109770, кл . G 01 R 31/28, опублик . 1984 .

Европейский патент У 0023419, кл. G 01 R 31/28, опублик. 1984. (54) ТЕСТОПРИГОДНОЕ ЦИФРОВОЕ УСТРОЙСТВО (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении удоботестируемых цифровых устройств, в особенности выполненных в виде больших интегральных схем, и аппаратуры на их основе. Цель — увеличение глубины контроля. Устройство

1 подключено входами 4 и выходами 5 к диагностируемому блоку 25 и выполняет системные функции под управлением входа 14 системной синхронизации.

В тестовом режиме любая группа ре„„SU, 1416998 А1 гистров может быть переведена в режим сдвига информации, поступающей с тестового входа 11 на выход 12. Состояние остальных регистров при этом не изменяется. Выбор регистров определяется содержимым регистра 9 управления. Триггер 8 позволяет передавать информацию с входа 11 непосредственно на выход 12 и используется при наращивании устройства. Управление работой в тестовом режиме осуществляется шифратором 13 управления под воздействием входов 16 и !7 режима работы и входа 15 тестовой синхронизации.

Группа мультиплексоров 3 и мультиплексор 10 обеспечивают необходимую конфигурацию цепочки сдвига информации. Устройство позволяет повысить информативность контроля при значительном уменьшении числа внешних связей, а также объединять несколько таких устройств с возможностью одновременного выполнения штатного режима и режима контроля, что расширяет его функциональные возможности. 3 ил.

1416998

1

Входы 4; и выходы 5 . (i= 1, m) ус тройства подключены к диагностируемому блоку 25, имеющему входы-выходы 26.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения удоботестируемых цифровых устройств э 5 в особенности выполненных в виде больших интегральных схем, и аппаратуры на их основе.

Цель изобретения — увеличение глубины контроля. 10

На фиг, 1 представлена структурная схема устройства, подключенного к диагностируемому блоку; на фиг.2— схема шифратора; на фиг,3 — пример наращивания устройства.

Ф

Тестопригодное цифровое устройство 1 содержит группу из m последовательно-параллельных регистров 2, группу из m мультиплексоров 3, параллельные информационные 20 вход 4 и выход 5 и последовательные вход 6, и выход 7; регистра 2,. (i

=l,m), триггер 8, m-разряд ый сдвиговый регистр 9 управления, мультиплексор 10, последовательный вход 11 задания теста устройства, используемый для выбора устройства, подбора регистров 2 группы, ввода тестовой информации и соединенный с последовательным входом регистра 21, информационным входом мультиплексора 3„,. информационным входом регистра 9 управления, D-входом триггера 8 и информационным входом мультиплексора

10, последовательный выход 12, являющийся выходом текущего состояния контрольных точек устройства, шифратор 13, вход 14 системной синхронизации вход. 15 тестовой синхронизации, входы 16 и 17 задания режима ра- 40 боты, выход 18 шифратора 13 подключен к входу синхронизации триггера 8, выход 19 шифратора 13 подключен к входу синхронизации регистра 9 управления, выход триггера 8 подключен к входу

20 шифратора 13, параллельный выход регистра 9 образует m-разрядный вход

21 шифратора 13, выход 22; (i"-l,m) шифратора 13 подключен к управляющим ,входам мультиплексора 3 1 и регистра 50

2;, выход 23 (i= 1,m) шифратора 13 подключен к входу синхронизации регистра 2;, выход 24 шифратора 13 является управляющим входом мультиплексора 10. 55

Шифратор 13 содержит двоичный дешифратор 27 с выходами 28-31, элементы И 32-35, элемент НЕ 36, элемент

И-ИЛИ 37, элементы И 38 и 39, элемент

ИЛИ-НЕ 40, элементы И 41,. (i-=1 m) элементы И-ИЛИ 42; и 43; (i=1 т). Выход 28 шифратора 27, выход 44 элемента И-ИЛИ 37, выход 45 элемента

И 33 и выход 46 элемента И 35 образуют выход 24 шифратора 13.

Устройство 1 и блок 25 могут быть выполнены в виде единого функционально законченного модуля, например в виде большой интегральной схемы, регистровая часть которой соответствует устройству 1, а комбинационная часть — блоку 25.

Каждый из регистров 2 (i=1,m) выполнен в виде сдвигового регистра с возможностью параллельной записи и считывания информации. Режиму сдвига соответствует состояние высокого логического уровня на выходе 22.шифра1 тора 13, при этом на выход мультиплексора 3 поступает информация с последовательного выхода регистра 2., 1

Низкий логический уровень на выходе

22; шифратора 13 обеспечивает прохождение на выкод мультиплексора 3„ информации с выхода мультиплексора

3; „ (на выход мультиплексора 3; в этом случае поступает информация с входа 11 устройства), Триггер 8 и все регистры устройства изменяют свое состояние по переднему фронту сигнала на соответствующем входе синхронизации (переходу из низкого логического уровня в высокий).

Устройство работает в четырех режимах, определяемых информацией на входах 16 и 17: "Выбор устройства", "Выбор регистров", "Сдвиг", "Функционирование, В режиме "Выбор устройства" на входах 16 и 17 присутствует комбинация 00, на выходе 28 дешифратора

27 формируется уровень логической единицы, подключающий выход триггера 8 к выходу 12 устройства через мультиплексор 10, Информация с входа

11 задания теста устройства записывается в триггер 8 под действием синхросигнала, поступающего с входа 15 тестовой синхронизации устройства на выход 18 блока 13 через элемент И 32.

Установка триггера 8 в единичное состояние означает выбор устройства для проведения диагностических процедур.

3 4169

В режиме "Выбор регистров" на входы 16 и 17 устройства подается комбинация 01, формирующая на выходе 29 шифратора 27 уровень логической единицы, а на выходах 28-31 — логическо-, 5 го нуля. При единичном состоянии триггера 8 в блоке 13 на выходе 45 элемента И 33 формируется уровень логи ческой единицы, а на выходе 44 элемента И-ИЛИ 37 и на выходе 46 элемента И 35 — логического нуля, что обеспечивает подключение последовательного выхода регистра 9 управления к выходу 12 устройства. Информация с входа 11 устройства последовательно записывается в регистр 9 управления под действием синхросигнала, поступающего с входа 15 тестовой синхронизации на выход 19 шифратора 13 через элемент И 38. При нулевом состоянии триггера 8 на выходе 44 элемента И-ИЛИ 37 формируется уровень логической единицы, а на выходе 45 элемента И 33 и на выходе 46 элемен- 25 та И 35 — логического нуля, что обе-. спечивает подключение входа ll устройства к выходу 12.

В режиме "Сдвиг" на входы 16 и 17 устройства подается комбинация 10, формирующая на выходе 30 дешифратора

27 уровень логической единицы, а на выходах 28 — 31 — логического нуля.

При единичном состоянии триггера 8 на выходе 46 элемента .И 35 формируется уровень логической единицы, а на выходе 44 элемента И-ИЛИ 37 и выходе

45 элемента И 33 — логического нуля, что обеспечивает подключение выхода мультиплексора 3> к выходу 12 Устрой- 4р ства. Наличие единичного состояния разряда 21; (i=1,m) регистра 9 управления приводит к появлению высокого логического уровня на выходах соответствующих элементов И 41; и

И-ИЛИ 42,, что обеспечивает перевод

1 в сдвиговый режим регистра 2,, подключение его последовательного выхода 7; к выходу мультиплексора 3; и прохо де е синхросигнала с входа 15 50 тестовой синхронизации на выход 23; шифратора 13 через элемент И-ИЛИ 43;.

Нулевое. состояние разряда 21 регист

1 ра 9 управления приводит к отключению входа 15 тестовой синхронизации от входа 23; шифратора 13, при этом ка выход мультиплексора 3 поступает

1 информация с выхода мультиплексора

3;,. Таким образом, в сдвиговую це98

4 почку, включенную между входом 11 и выходом 12 устройства, объединяются только те регистры, которым соответствует единичное состояние соответствующего разряда регистра 9 управления. Информация в них гводится под действием синхросигнал» на входе 15 тестовой синхронизации, состояние остальных регистров при этом не изменяется. При нулевом состоянии триггера

8 на выходе 44 элемента И-ИЛИ 3 формируется уровень логической единицы, а на выходе 45 элемента И 33 и выходе 46 элемента И 35 — логического нуля, что обеспечивает подключение входа 11 устройства к выходу 12.

В режиме "Функционирование" на входы !6 и 17 устройства подается комбинация 11, формирующая на выходе

31 дешифратора 27 уровень логической единицы, а на выходах 28-30 — логического нуля. На всех выходах 22 элементов И 41 присутствуют уровни логического нуля, что обеспечивает отсутствие сдвигового режима регистров 2. При единичном состоянии триггера 8 на выходе элемента И 34 формируется уровень логической единицы.

Наличие единичного состояния разряда

21; (i=1,m) регистра 9 управления приводит к появлению высокого логического уровня на выходе элемента И-ИПИ .42;, что обеспечивает прохождение

I синхросигнала с входа 15 тестовой синхронизации на выход 23 шифратора

13. Таким образом, параллельная за,пись информации с входов 4 осуществляется только в те регистры, которым соответствует единичное состоя" ние соответствующего разряда регистра

9 управления.

Чередование режимов "Сдвиг" и

"функционирование" обеспечивает ввод тестовой информации в выбранную группу регистров, выполнение операции блоком 25 и вывод результата. При этом состояние остальных регистров остается неизменным.

При нулевом состоянии триггера 8 в режимах "Сдвиг" и "Функционирование" и при любом состоянии триггера

8 в режимах "Выбор устройства" и "Выбор регистров" на все выходы шифратора 13 может поступать синхросигнал с входа 14 системной синхронизации, все выходы 22 находятся в нулевом состоянии. Это обеспечивает выполне5 14169 яие системных ("рабочих") функций блоком 25 в совокупности с регистрами 2, При единичном значении триггера 8 в режимах Сдвиг и "Футткциоттирование

5 прохождение синхросигнала с входа 14 системной синхронизации на выхоцы 23 шифратора 13 блокируется.

Рассмотрим возможности наращивания устройства. На фиг.3 представлен пример объединения модулей, выполненных в соответствии с фиг,1, в группу (например, объединение больших интегральных схем на плате). Вход 11 и выход 12 являются соответственно пос- 1r„ ледовательными входом и выходом, входы 14 и 15 — соответственно входами системной и тестовой синхронизации, входы 16 и 17 — входами режима работы. При этом количество входов не за- -D .,висит от количества модулей в группе„.

Из информационных связей внутри груп-пы условно показана только одна— связь между выходным регистром 2 m модуля 1> и входным регистром 2„ мо- 2!i дуля 1, Каждый из модулей может быть продиагностирован независимо от остальных посредством установки в режиме

"Выбор устройства" триггера в одном 30 из модулей в единичное состояние, в остальных — в нулевое. После этого тестовая информация в невыбранньтх модулях будет поступать с последовательного входа 11 непосредственно иа .3 последовательный выход 12, обеспечивая подктпочение последовательных вхо-= да 11 и выхода 12 группы к выбранному модулю. Такая возможность обеспечивает простоту построения тестовой О последовательности для группы моду-лей на основе тестовьгх последовательностей, сформированных для диагности--. рования каждого из модулей. с б

Для диагностирования связей между модулями достаточно в сдвттговую цепо-;:-ку группы включить только входные и выходные регистры. Например, при диагностировании связи 11 в режиме "Выбор устройства" триггер 8 в каждом из модулей 1т и 1 устанавливается в единичное состояние, а в модулях левое. Затем а режиме выбор регистров" в регистрах 9 управления модулей 1 и 1< в единичное состояние устанавливаются разряды, соответствующие регистрам 2 m и 21.

После этого диагностирование осуществля ется чередованием режимов Сдвттг и "Функционирование, Наличие триггера 8 позволяет осуществлять диагностирование одного или нескольких модулей одновременно с выполнением остальными модулями системных функций под действием входа

17 системной синхронизации. формула и з о б р е т е н и я

Тестопригодное цифровое устройство, содержащее группу из m последовательно-параллельных регистров (где

m — число групп контрольных точек контролируемого блока), параллельные информационные входы и выходы которых являются информационными входами и выходами устройства для подключения к выходам и вхоцам контролируемого цифрового блока соответственно, первый информационный вход первого регистра группы соединен с входом задания теста устройства, о т л и ч аю щ е е с я тем, что, с целью увеличения глубины контроля, в него введены группа мультиплексоров, m-разрядный сдвиговый регистр управления, триггер. шифратор, мультиплексор, причем последовательный выход i-го (i=1.. .,m), последовательно-параллельного регистра группы соединен с псрвым информационным входом соответствующегo мультиплексора группы, ВТорой информационный вход первого мультиплексора группы соединен с входом задания теста устройства и с первым информационным входом мультиплексора, с последовательным информационным входом ш-разрядного сдвигового регистра управления и D-входом триггера соответственно, выход которого соединен с вторым информационным входом мультиплексора и первым стробирующим входом шифратора, первый и второй информационные входы которого являются первым и вторым входами задания реттима работы устройства соответст венно, первый и второй синхровходы устройства соединены с третьим и чет" вертым информационными входами шифра тора соответственно, первый выход которого соединен с синхровходом триггера, второй выход шифратора соединен с синхровходом тп-разрядного сдвигового регистра управления, группа разрядных выходов которого соединена с группой информационньix входов шифра17

О 1У 70 и 71m 72 72m Per фиР. Р

141 тора, первая группа выходов которого соединена с группой управляющих входов мультиплексоров группы и с входами задания режима последовательнопараллельных регистров группы, выход i-ro мультиплексора группы соединен с вторым информационным входом (i+I)-го мультиплексора группы и последовательным информационным входом (i+1)-ro последовательно-параллельного регистра группы, последовательный выход m-ro последовательно-параллельного регистра группы соединен с первым информационным входом

m-ro мультиплексора группы, выход

6998 8 которого соединен с третьим информационным входом мультиплексора, четвертый информационный вход которого соединен с последовательным выходом

m-разрядного сдвигового регистра управления, выходы второй группы шифратора соединены с синхровходами последовательно-параллельных регистров группы, третья группа выходов шифратора соединена с группой управляющих входов мультиплексора, выход которого является выходом текущего состояния.групп контрольных точек устрой15

1416993

14 S 9 V

Составитель В.Леоненко

Техред Л. Сердюкова Корректор Л.Патай

Редактор А.Огар

Заказ 4066/47

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раущская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4