Преобразователь угла поворота вала в код

 

Изобретение относится к автоматике и вычислительной технике. С целью повьппения точности преобразователя , содержащего два генератора 1, 2, синусно-косинусный датчик 3 угла, цифроаналоговые перемножители 4, 5, преобразователи 6, 7 кодов, сумматор 8, ключ 9, интегратор 10, устройство 12 выборки-хранения, блок И управления , выпрямитель 14, блок 15 определения знака, преобразователь 16, счетчик 17, первый двоичный сумматор 13, в него введены элемент И 18 и второй двоичный сумматор 19. В отличие от устройства-прототипа второй двоичный сумматор 19 совместно с элементом И 18 на одном из двух этапов преобразования добавляет к п-му разряду входного кода преобразователей кодов значение (п + 1)-го разряда реверсивного счетчика, При этом угол поворота вала преобразуется в (п + 1)-разрядньш код на выходе счетчика 17 при п-разрядном входном коде преобразователей кодов, что позволяет повысить точность преобразования за счет снижения в два раза погрешности дискретизации без увеличения разрядности преобразователей кодов и цифроаналоговых перемножителей. 3 ил. I (Л

СОЮЗ С МЕТСНИХ

СО(.)ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

24124 А1 (19) (11) (5р 4 и 03 M 1/48

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4178553/24-24 (22) 08. 01 . 87 (4Я 15.09.88. Бюл. ((- 34 (71) Ленинградский механический институт им. Маршала Советского Союза

Устинова Д. ф. (72) И. В. Гунченков, Ал. В. Логинов и Ан. В. Логинов (53) 68).325(088.8) (56) Зверев А. E. и др. Преобразователи угловых перемещений в цифровой код. Л.: Энергия, 1974, с. 141 †1, рис. 67.

Авторское свидетельство СССР

У 1293842, кл. Н 03 M 1/48, 1985. (54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА

ВАЛА В КОД (57) Изобретение относится к автоматике и вычислительной технике. С целью повышения точности преобразователя, содержащего два генератора l 2, синусно-косинусный датчик 3 угла, цифроаналоговые перемножители 4, 5, пр ео бр азов а тели 6, 7 кодов, сумматор 8, ключ 9, интегратор 10, устройство

12 выборки-хранения, блок ll управления, выпрямитель 14, блок 15 определения знака, преобразователь 16, счетчик 17, первый двоичный сумматор

13, в него введены элемент И 18 и второй двоичный сумматор 19. В отличие от устройства-прототипа второй двоичный сумматор 19 совместно с элементом И 18 на одном из двух этапов преобразования добавляет к и-му разряду входного кода преобразователей кодов значение (n + 1)-го разряда реверсивного счетчика, При этом угол поворота вала преобразуется в (n +

+ 1)-разрядный код íà выходе счетчика 17 при п-разрядном входном коде преобразователей кодов, что позволяет щ

I-— повысить точность преобразования эа счет снижения в два раза погрешности ( дискретизации без увеличения разряд1 ности преобразователей кодов и цифроаналоговых перемножителей. Э ил. аЬ

1424124 су»с-»гтора 8 в этом случае опись»яаетсл формулой

20 (4) циалом отпирается ключ 9, и на в;;од интегратора 10 в течение двух положительных полупериодов сигнала U „ второго генератора 2 будет поступ",òü

5 выходное напряжение U> сумматора Я.

7»

Такое управление ключом 9 обеспечивает полное подавление гармонической составляющей частоты »1,= » первого генератора I, так »»ак на данном этапе преобразования интегрирование выходного сигнала сумматора 8 происходит в течение двух равных промежутков времени, сдвинутых один относително другого на величину и/»>„ поэтому к моменту време »и t = t> выходное напряжение интегратора 10 будет пропорционально амплитуде сигнала частоты »» = 2»» второго генератора 2

7 см. (1);

У /сс = К sin (4 — N). (2) В момент времени t = t > по отрицательному перепаду сигнала на выходе 25 первого элемента И 28 первый Т-триггер 29 устанавливается в единичное состояние (фиг. 3, поэ. 37), а в момент времени t = t по второму отрицательному перепаду на Т-входе первый З0

T-триггер 29 устанавливается в нулевое состояние и по отрицательному перепаду сигнала на его выходе второй

T-триггер 30 устанавливается в единичное состояние (фиг. 3, поз. 33).

При этом первый ключ 20 блока 11 управления закрывается, а второй ключ

21 блока 11 управления открывается и на вход нуль-компаратора 22 поступает сигнал U,„ ïåðâîãî генератора 1. По 4п отрицательному перепаду выходного сигнала первого Т-триггера 29 (фиг. 3, поэ. 37 при t = t ) также запускается первый одновибратор 25, выходной сигнал которого (фиг. 3, поз. 38) устанавливает в нулевое состояние D-триггер 28 (фиг. 3, поз. 35 при t = tz) и удерживает его в этом состоянии.

Единичный потенциал с выхода второго Т-триггера 30 поступает на второй вход второго разряда двухразрядного двоичного сумматора !3 и на первый вход элемента И 18 (фиг. 1). При этом код, поступающий на входы преобразователей 6 и 7 кодов, увеличивается на /2 + а „„ »1„ по сравнению с кодом, поступившим на первом этапе преобразования. Напряжение на выходе!

U cos (11+ — +à Q ) +

+ 1:, sin (N + — + à „„q„) которая»»осле преобразования принимает вид

11 = U sin»>t sin(d, -(N + а„„q„)j — U„sin (2ы t +

+»») cos» а — (N + a„„q j), (3) где а „+, — значение (n+ I )-го разряда выходного кода;

q = 360 2 "величина дискраты п-ro разряда выходного кода.

При переходе напряжения U« nepsoro генератора 1 через нулевое значение из области отрицательных в область положительных значений (фиг. 3, поз ° 31 при t = t,) иа выходе нулькомпаратора 22 устанавливается единичньп» потенциал. При этом единичный потенциал устанавливается также на выходе D-триггера 28 и на выходе пер. вого элемента И 23, открывается ключ

9 и на вход интегратора 10 поступает выходное напряжение U>< сумматора 8.

По окончании положительного полупериода сигнала У»„первого генератора 1 (фиг. 3, поз. 31 при t = t<) на вь»ходе нуль-компаратора 22 и, следовательно, на выходе первого элемента

И 23 устанавливаются нулевые потенциалы. Ключ 9 запирается, отключая интегратор 10 от выхода сумматора 8.

На рассматриваемом этапе интегрирования выходного сигнала сумматора 8 полностью подавляется гармоническая соста вляющая частота ит= 2<» второго генератора 2, так как время интегрирования (интервал бt = tg t 1 На фиг ° 3) здесь равно периоду изменения этого сигнала. В соответствии с выражениями (2) и (3) выходное напряжение интегратора 10 к моменту времени t

= К.sin (ot- N) + К ° sin14 5

-(N + a „„q„)).

Составлянчцие погрешности, содержащиеся в выходном сигнале сумматора

8 и обусловленные неравенством коэф»

,. !)51 ° I)тт I » с!) r .ДII C) j 5 т 0ЦЯ ".)1. ) )) I .. >:„i. ),IIC) ;C: 1(>: :.. . 1,, 1))-!" ) .. !!) 117 .-". )- . -;:.. У1;; „P0 Т ГМ.Г

-Л„-., .,:: "! 1 . Ц)10Р )т:.; PR»

:.; Г!)ЯК

С 1

> 1 t.! t

ТТТГ) .-,:5! 11;Т

1.5 . ; 1;1 " Т!

Т- ;

;t) )1- 1,:> TIC))11 !1! 1;1

1" 1:WI «) У

) Г)Т

It 1111 11,. 1

1 " б ).ТЛ>, .11 . 1

)1-1) )"! . T

> ".(") !1) I >1!: f)ii с \ с;ti I: ;, ) ) ) EТ) с 0:.) 1 5 -„ Г, !.. r 11. ;,- ..;:: — . -,; . Г >10 Z" r; "д 1 — Л"!".1 1.1 "; . !Л!)1 )11,!1)i)". ».);0 с . 0T) - . .>1 ;1! !))г> ) 11 )- т> )!)ОГО,1)-! 1 1-> 1 .,!т, ), " - I; ) i! Т .ЛЯ)1 „ 1)ТП;О-> -. I tr )Г!)òi!5!>I —, )т)5> ТД, 1! т 1 )Я Д;Ср г «1)r):. Tl "..—,; )т!<)тт>} ic 1П „) ..; @01 .l . 5 ) ! i 1, 1),;,1,>с;;5,:. 5 !)НЕЕ)! J)FI;0>(ft ))Я0иу ЕУ(, ">)>

»,TF ) " 1 — - 1 1)i!-: i! I H 1

„C.,""...: :ГС Г .:..1 ):,l! < T13), . - .11 "й 3H«i ,,*,1>.:!,.у !):50 > f,"

ТТ . >5Р 1100 т!>ДО-.

5 >

)Т 1.):)с> Я

C -1 i"

;), 1-, .; 11 =., ) IJ I()! }) .550! " 11!>) Я !31)i<(I Т, >)»"

), «i)I r> ic 11 "Ъ 5 >5 )1111) HHOt t1424124 генераторов подключены к соответствующим входам блока управления, первый, второй и третий выходы которого подключены к управляющим входам ключа, интегратора, устройства выборкихранения соответственно, выходы двух старших разрядов реверсивного счетчика подключены к первым входам соответственно первой и второй групп 10 входов первого двоичного сумматора, второй вход второй группы входов пер вого двоичного сумматора подключен к четвертому выходу блока управления, Второй вход первой группы входов пер- 15 вого двоичного сумматора соединен с общей шиной, преобразователи кодов, выходы которых подключены к цифровым входам соответствующих цифроаналоговых перемножителей, выходы реверсив- Zg ного счетчика являются выходаья преобразователя, отличающийс я тем, что, с целью повышения точности преобразователя, в него введены элемент И и второй двоичный сум" матор, четвертый выход элока управления и выход младшего разряда реверсивного счетчика подкачены к входам элемента И, выход которого подключен к первому входу первой группы входов второго двоичного сумматора, второй вход которой подключен к выходу предпоследнего младшего разряда реверсивного счетчика, выходы первого двоичного сумматора подключены к первым входам второй и треть и групп входов второго двоичного сумматора, остальные выходы реверсивного счетчика подключены к первым входам остальных групп входов второго двоичного сумматора, вторые входы групп входов второго двоичного сумматора, кроме первой, соединены с общей шиной, выходы второго двоичного сумматора подключены к входам первого и второго преобразователей кодов.

1424124

Фиг 5

Составитель M. Сидорова

Техред Л.Олийнык Корректор С. Шекмар

Редактор М.Вандура

Закаэ 4697/57 Тнраа 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская иаб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4