Устройство временной задержки

 

Изобретение может быть использовано при построении формирователей импульсов сложной формы, анализаторов спектраи устройств автоматического регулирования. Цель изобретения повьшение помехоустойчивости. Для этого введены инверторы 5,15, D-триггер 6i элементы ИЛИ 8. Устройство содержит также генератор 1 тактовых импульсов , элементы И 2,3,4, триггеры 7,9, депшфраторы 10, 11, реверсивный счетчик 12, элемент И 13, реверсивный счетчик 14, выходную шину 18. Введение указанных элементов и.их связей прзволяет исключить влияние на работу устройства импульсных помех , поступающих на входную шину 17 на интервале времени между задним фронтом выходного импульса и передним фронтом импульса на шине 16 управления . Кроме того, исключается также влияние помех на шине 16 управ-g ления, поступающих иа интервале между задним фронтом импульса управления и пере;ц1им фронтом информационного импульса на входной шине. 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 Н 03 К 5 153

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A8TOPGH0MY СВИДЕТЕЛЬСТВУ

1Ю

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4199817/24-21 (22) 29.01.87 (46) 15.10.88. Бюл. № 38 (71) Научно-производственное объединение космических исследований

АН АЗССР (72) Г.P.Àâàíåñÿí (53) 621.374(088.8) (56) Авторское свидетельство СССР № 1319263, кл. Н 03 К 5/153, 1985, Авторское свидетельство СССР

¹ 1243116, кл. Н 03 К 5/153, 1985. (54) УСТРОЙСТВО ВРЕМЕННОЙ ЗАДЕРЖКИ (57) Изобретение может быть использовано при построении формирователей импульсов сложной формы, анализаторов спектра и устройств автоматического регулирования. Цель изобретения— повьппение помехоустойчивости, Для

„„SU„„1431053 A 1 этого введены инверторы 5,15, D-триггер 6, элементы ИЛИ 8. Устройство со" держит также генератор 1 тактовых импульсов, элементы И 2,3,4, триггеры

7,9, дешифраторы 10, 11> реверсивный счетчик 12, элемент И 13, реверсивный счетчик 14, выходную шину 18.

Введение указанных элементов и.их связей позволяет исключить влияние на работу устройства импульсных помех, поступаницих на входную шину 17 на интервале времени между задним фронтом выходного импульса и передним фронтом импульса на шине 16 управления. Кроме того, исключается также влияние помех на шине 16 управ- Е

C ления, поступаняцих на интервале между задним фронтом импульса. управления и передним фронтом информационного импульса на входной шине. 1 ил.

1431053

Изобретение относится к радиотехнике и может быть использовано при построении формирователей импульсов сложной формы, коррелометров, анализаторов спектра и устройств автоматического регулирования.

Цель изобретения — повышение помехоустойчивости за счет введения в устройство двух инверторов, D-тригге- 1ð ра, элемента ИЛИ и новых связей.

На чертеже представлена функциональная схема устройства временной задержки.

Устройство содержит генератор 1 тактовых, импульсов, элементы И 2 — 4, инвертор 5, D-триггер 6, триггер 7, элемент ИЛИ 8, триггер 9, дешифраторы 10 и 11, реверсивный счетчик 12, элемент И 13, реверсивный счетчик 14, 20 инвертор 15, шину 16 управления, входную шину 17, выходную шину !8.

Выход генератора 1 тактовых импульсов соединен с первыми входами элементов И 2 — 4 и с входом инверто- 25 ра 5, второй и третий входы элемента

И 2 соединены соответственно с инверсным выходом D-триггера 6 и прямым выходом триггера 7, второй и третий входы элемента И 3 соединены со- 30 отнетственно с прямым выходом D-триггера 6 и с инверсным выходом триггера 7, второй и третий входы элемента

И 4 соединены соответственно с нхо1 дом сброса триггера 7 и с выходом элемента ИЛИ 8, первый вход которого соединен с прямым выходом триггера

6, а второй вход — с входом сброса

D-триггера 6 и с выходом триггера 9, установочный вход которого соединен с выходом дешифратора 10, а вход сброса — с выходом дешифратора 11, входы которого соединены с выходами реверсивного счетчика 12, суммирую— щий вход которого соединен с выходом элемента И 4, а вычитающий вход— с выходом элемента И 13, первый вход которого соединен с выходом инвертора 5, а второй вход соединен с выходом триггера 9, входы дешифратора 10 соединены с выходами реверсивного счетчика 14, суммирующий вход которого соединен с выходом элемента И 2, а вычитающий вход — с выходом элемента И 3, вход синхронизации D-тригге55 ра 6 соединен с выходом иннертора 15, вход которого соединен с установочным входом триггера 7 и шиной 16 управления устройства, D-вход триггера

6 соединен с прямым выходом триггера .

7, вход сброса которого является входной шиной 17 устройства. Выход триггера 9 подключен к выходной пике

18 устройства, Устройство временной задержки функционирует следующим образом.

В исходном состоянии на шине 16 управления присутствует уровень 0", а на входе синхронизации триггера

6 — уровень "1", причем триггеры 6, 7 и 9 установлены в нулевое состояние. Появившийся на шине 16 управления передний фронт управляющего импульса переводит триггер 7 в единичное состояние и соответственно устанавливает уровень íà D-входе триггера 6. Однако, поскольку на входе синхронизации триггера 6 н этот момент формировался отрицательный перепад напряжений, информация "1", поданная на его D-вход, не появится на его выходе, следовательно, триггер 6 останется в исходном нулевом состоянии. В результате на двух входах элемента И 2 устанавливаются уровни, разрешающие прохождение на суммирующий вход реверсивного счетчика 14 тактовых импульсов. В момент времени, когда действие управляющего импульса прекращается и на шине 16 управления возникает отрицательный перепад, на входе синхронизации триг- . гера 6 формируется положительный перепад и высокий уровень с D-входа переписывается на его прямой выход. Соответственно на инверсном выходе Dтриггера 6 появляется низкий уровень, запрещающий прохождение тактовых импульсов на суммирующий вход реверсивного счетчика 14, который к этому времени с известной дискретностью зафиксирует величину длительности управляющего импульса. На этом программирование требуемого времени задержки завершено и устройство готово к приему задерживаемого импульса. При этом любая помеха, появившаяся на управляющем входе после прекращения действия управляющего импульса, не влияет на изменение запрограммированного времени задержки, поскольку триггеры 6 и 7 уже оба переведены в единичное состояние. С появлением переднего фронта задерживаемого импульса на входной шине 17 устройства триггер 7 переводится н нулевое сос-. тояние и на двух входах элемента ИЗ

143!053

20

ЗО

45

55 устанавливаются высокие уровни, разрешающие прохождение тактовых импульсов HB вычитающий,вход реверсивного счетчика 14 — начинается отработка заданного времени задержки. Одновре— менно устанавливается высокий уровень 1а том из выходов элемента И 4, который соединен с входной шиной 17 устройства, и в течение времени, равного длительности задерживаемого импульса, на суммирующий вход реверсивного счетчика 12 поступают тактовые импульсы, формируя в течение указанного времени в виде кодовой комбинации длительность задерживаемого импульса. В момент времени, когда реверсивный счетчик 14, работаюппй в режиме вычитания, обнулится и, следовательно, отсчитает время задержки от переднего фронта задерживаемого импульса до переднего фронта задержанного импульса, на выходе дешифратора 10 появляется перепад напряжений, приводящий к переводу в единич ное состояние триггера 10, с выхода которого высокий уровень передается на вход элемента И 13.

Переход триггера 9 в единичное состояние приводит к сбросу D-zpvrre— ра 6, уровень "0" с прямого выхода которого запрещает прохождение тактовых импульсов через элемент И 3, Тактовые импульсы через инвертор 5 начинают поступать на вычитающий вход реверсивного счетчика 12, отсчитывая длительность задержанного импульса.

С обнулением реверсивного счетчика

12 на выходе дешифратора 11 образуется перепад напряжения, приводящий к возвращению триггера 9 в исходное состояние и к формированию заднего фронта задержанного импульса. После окончания формирования длительности задержанного импульса на выходе элемента ИЛИ 8 устанавливается уровень

"0", который блокирует прохождение возможных импульсов помех через элемент И 4.

На этом цикл работы устройства завершается, и последующий цикл происходит в том же порядке. В отличие от устройства-прототипа случайное действие на информационном устройстве импульса помехи после отработки времени задержки к длительности задержанного импульса не оказывает никакого влияния на распределение логических уровней как на выходах реверсивных счетчиков !2 и 14, так и на выходах триггеров 6, 7 и 9, т.е. на поступление указанного импульса устройство не реагирует.

Таким образом, обеспечивается повышение.помехоустойчивости устройства, так как исключается влияние на его работу импульсных помех, поступающих на входную шину на интервале времени между задним фронтом выходного импульса и передним фронтом импульса на шине управления, а также помех на шине управления, поступающих на интервале между зад ì фронтом импульса управления и фронтом информационного импульса на входной шине.

Формула и з обретения

Устройство временной задержки, содержащее генератор тактовых импульсов, первый и второй триггеры, первый и второй реверсивные счетчики, первый и второй дешифраторы, входную шину выходную шину, шину управления, первый, второй, третий и четвертый элементы И, первые входы первого и третьего из которых соединены с выходом генератора тактовых импульсов, выходы первого и второго элементов И соединены соответственно с первым и вторым входами первого реверсивного счетчика, выходы которого соединены с входами первого дешифратора, выход которого соединен с первым входом первого триггера, второй вход которого соединен с выходом второго дешифратора, входы котОрого соединены с выходами второго реверсивного счетчика, первый вход которого соединен с выходом третьего элемента И, в второй вход †. с выходом четвертого элемента И, первый вход которого соединен с выходом первого, триггера и выходной шиной, второй вход третьего элемента И соединен с входной шиной и первым входом второго триггера, первый выход которого соединен с первым входом второго элемента И, о т— л и чающее с я тем, что, с целью повьппения помехоустойчивости, в него введены первый и второй инвер" торы, D-триггер и элемент ИЛИ, выход которого соединен с третьим входом третьего элемента И, первый вход — с вторым выходом D-триггера и вторым входом второго элемента И, а второй

1431053

Составитель А. Очеретяный

Техред А.Кравчук Корректор И.Муска

Редактор Е.Копча Заказ 5352/56 Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 вход — с выходом первого триггера и входом сброса D-триггера, первый выход которого соединен с вторым входом первого элемента И, третий вход которого соединен с вторым выходом второго триггера и информационным входом D-триггера, вход синхронизации которого соединен с выходом перваго инвертора, вход которого соединен с шиной управления и вторым входом второго триггера, третий вход второго элемента И соединен с выхо5 дом генератора тактовых импульсов и, входом второго инвертора, выход которого соединен с вторым входом чет" вертого элемента И.