Устройство для управления трехфазным мостовым инвертором

 

Изобретение относится к электротехнике и может быть использовано в системах для управления трехфазными мостовыми инверторами. Цель изобретения - обеспечение надежности и обеспечение плавности реверса фаз. Генератор 1 вырабатывает импульсы с частотой в шесть раз выше выходной частоты инвертора. Импульсами с прямого выхода F запускается счетчик 2, с выходов которого трехразрядный код по

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (50 4 Н 02 М 7

® : „®

1 ,\), Q

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4223315/24-07 (22) 06.04.87 (46) 23.10.88. Бюл. И 39 (?1) Новомосковский филиал Московского химико-технологического института им. Д.И.Менделеева (72) Е.Б.Колесников, А.Б.Колесников и Г.И.Бабокин (53) 621.316.727 (088.8) (56) Авторское свидетельство СССР

Р 987782, кл. Н 02 M 7/48, 1983.

Авторское свидетельство СССР

М 1325645, кл. Н 01 М 7/48, 1986.

„„BU „„1432700 .А 1 (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ТРЕХ ФАЗНЫМ МОСТОВЫМ ИНВЕРТОРОМ (57) Изобретение относится к электротехнике и может быть использовано в системах для управления трехфазными мостовыми инверторами. Цель изобретения — обеспечение надежности и обеспечение плавности реверса фаз. Гене" ратор 1 вырабатывает импульсы с частотой в шесть раэ вьппе выходной частоты инвертора. Импульсами с прямого выхода F запускается счетчик 2, с выходов которого трехразрядный код по) 432700 ступает на три входа дешифратора (Д) .3. На четвертый вход ДЗ подается сигнал разрешения реверса с выхода

RS-триггера 15, На пятый вход разрешения подаются стробирующие импульсы с инверсного выхода. Сигнапы с двенадцати выходов ДЗ подаются на входы шести логических элементов 2И)HE 5-!О. При оТсутствии сигнала на выходе задатчика сигнала реверса 4 на выходах элементов 5-10 формирует-! ся прямая, последовательность импуль; . сов длительностью 60 эл.град., кото рые подаются на блок 16 из шести эле-!

l ментов ЗИЛИ )7-22, на входах которого формируется прямая последовательность импульсов управления силовыми приборами инвертора. При подаче сигнала реверса на втором входе элемента

2И 13 устанавливается уровень логической "1", подготавливая-цепь запуска. При появлении логической "1" на выходах элементов 5 или 8 на выходе элемента 11 устанавливается уровень логической "1", что приводит к срабатыванию. На выходах элементов 5-10 формируется обратная последовательность импульсов. На выходе блока 16 изменяется чередование фаз импульсов управления. 2 ил, Изобретение относится к электротехнике и может быть использовано в системах для управления трехфазными мостовыми инверторами.

Цель изобретения — повышение надежности и обеспечение плавности реверса фаз.

На фиг.l представлена функциональная схема устройства; на фиг.2 — диаграммы напряжений на выходах элементов устройства.

Устройство для управления трехфазным мостовым инвертором содержит задающий генератор ), счетчик 2, дешиф- 15 ратор 3, тремя входами подключенный соответственно к выходам счетчика 2, задатчик 4 сигнала реверса, шесть логических элементов 2И-НЕ 5-1 О, первые входы которых присоединены соответст- 20 венно к первым шести инверсным выходам дешифратора 3 а второй вход первого элемента 2И-НЕ 5 присоединен к седьмому инверсному выходу дешифратора 3, второго б — к двенадцатому, 25 третьего 7 — к одиннадцатому, четвертого 8 — к десятому, пятого 9 — к девятому, шестого 10 — к восьмому. Устройство также содержит элемент 2ИЛИ

li первый вход которого подключен к

30 выходу первого элемента 2И-НЕ 5, а втрой вход — к выходу четвертого элемента 2И-НЕ 8, элемент :НЕ 12, два элемента 2И 13 и 14, первые входы которых присоединены к выходу элемента 35

2ИЛИ 11, RS -триггер 15, S- u R-входы которого подключены соответственно к выходам элементов 2И IЗ и )4, а выход присоединен к четвертому входу дешифратора 3, блок 16 из шести элементов ЗИЛИ 17-22, входы которого подключены соответственно к выходам элементов 2И-НЕ 5-10, а выходы являются выходами устройства, Прямой выход F задающего генератора 1 подключен к входу счетчика 2, а инверсный выход F — к входу разрешения дешифратора 3. Выход задатчика 4 сигнала реверса подключен к второму входу элемента 2И 13 и через элемент HE 12 к второму входу элемента 2И 14.

Устройство работает следующим образом.

Задакиций генератор 1 вырабатывает импульсы с частотой, в шесть раз превышающей частоту выходного напряжения инвертора. По спадам импульсов с прямого выхода F задающего генератора 1 запускается счетчик 2. На выходах счетчика 2 U,, U< и U> формируется трехразрядный код (фиг. 2), который подается на три входа дешифратора 3, на вход разрешения которого подаются импульсы с инверсного выхода

F задающего генератора 1, которые запрещают работу дешифратора 3 на время, равное длительности этих импульсов. На четвертый вход дешифратора 3 подается сигнал Uù с выхода

ВБ-триггера 15, являющийся командой на реверс фаз устройства.

1432700

Таким образом, на основные входы дешифратора 3 приходит четырехразрядный код U П, U > и U«, определяющий состояние выходов дешифратора 3.

Импульсы с инверсного выхода F задающего генератора 1 устанавливают на выходах дешифратора 3 уровни логической "1", формируя паузы выходных сигналов устройства. 10

При отсутствии сигнала (логический "0") на выходе 11 эадатчика 4 сигнала реверса на выходе U< предварительно сброшенного (при включении питания) RS-триггера 15 удерживается 15 уровень логического "0", так как при этом на выходе U элемента 13 также устанавливается логический "0". На первых шести выходах дешифратора 3 и на первых входах элементов 5-10 формируется прямая последовательность импульсов логического "0" длительностью 60 эл.град. При этом на вторых шести выходах дешифратора 3 и вторых входах элементов 5-10 устанавливается 25 уровень логической "1". В результате на выходах U — U элементов 5-10 формируется прямая последовательность импульсов длительностью 60 эл.град.

Блок 16 из отдельных тактов управле- 30 ния формирует на своих выходах U -U ä шесть трехфазных управляющих последовательностей, состоящих из трех импульсов, разделенных паузами.

При подаче KQMBHp6I Ha peaep< (Mo 35 мент времени t<, фиг. 2) иа выходе

U+ задатчика 4 сигнала реверса и на втором входе элемента 13 устанавливается уровень логической "1". При этом на выходе О»< элемента 11 и пер- 40 вом входе элемента 13 присутствует уровень логического "0", так как на выходах U и US элементов 5 и 8 и входах элемента 11 установлены уровни логического "0". Переключение

RS-триггера 15 происходит в момент времени и (фиг. 2), когда на выходах

U>, U« H U<> соответственно элементов 5, 11 и 13 устанавливаются уровни логической "1". На выходе RS-триггера 15 и четвертом входе дешифратора устанавливается уровень логической

"1". На первых шести выходах дешифратора 3 устанавливается уровень логической "1", а на его вторых шести выходах формируется прямая последовательность импульсов логического

"0" длительностью 60 эл.град. В результате на выходах U<-U, U> и П« соответственно элементов 5, 8 и 11 устанавливается уровень логической "1". Так как в выходном импульсе элемента 11 имеется бестоковая пауза, определяемая шириной импульса с инверсного вы" хода Р задающего генератора 1, то реверс фаз невозможен, когда s инверторе идет процесс коммутации. Соот.- . ветствующее соединение вторых инверсных выходов дешифратора 3 с вторыми входами элементов 5-10 (фиг. 2) позволяет производить реверс фаз в те моменты времени, когда при реверсе не происходит переключение силовых вентилей, а следовательно, не происходит скачка фазы выходного напряжения инвертора.

Таким образом, устройство позволя- . ет повысить надежность работы инвертора за счет исключения его срывов в момент реверса и обеспечивает плавность реверса фаз выходного напряжения инвертора без существенных усложнений схемы, Формула изобретения

Устройство для управления трехфазным мостовым инвертором, содержащее задающий генератор с прямым и инверсным выходами, прямой выход которого соединены с входом счетчика, три выхода которого подключены к трем входам дешифратора, с двенадцатью инверсными выходами и входом разрешения, подключенным к инверсному выходу задающего генератора, шесть элементов

2И-НЕ, первые входы которых подключены соответственно к первым шести ин-, версным выходам дешифратора, а выходы — соответственно к шести входам блока из шести элементов ЗИЛИ, выходы которого являются выходами устройства, а входы соединены с соответствующими входами следующих элементов ЗИМ указанного блока: первый - с первым,. третьим и пятым, второй - с первым, пятым и шестым, третий — с первым, вторым и шестым, четвертый - с вторым, четвертым и шестым, пятый — с вторым, третьим и четвертым, шестойс третьим, четвертым и пятым, задатСоставитель И.омельченко

Редактор А.Шишкина Техред М.яндык

Корректор И,Муска

Заказ 5458/51 Тираж 666 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

14327 чик сигнала реверса, о т л и ч а ющ е е с я тем, что, с целью повышения надежности и обеспечения плавнос.ти реверса фаз оно снабжено RS-триг5 гером, элементами 2ИЛИ и НЕ, двумя элементами 2И, причем выход задатчиКа сигнала реверса подключен к перво" му вхону первого элемента 2И и через

1 лемент НŠ— к первому входу второго емента 2И, выход первого элемента

И соединен с S-входом, а выход втоого элемента 2И с R-входом RS-тригера, выход которого подключен к чет00 6 вертому входу дешифратора, выход первого элемента 2И-НЕ соединен с первым, а выход четвертого элемента

2И-НЕ с вторым входом элемента 2ИЛИ, выход которого подключен к вторым входам элементов 2И, а шесть вторых инверсных выходов дешифратора соеди" иены с соответствующими вторыми входами следующих элементов 2И-НЕ: седьмой - с первым, восьмой — с шестым, девятый — с пятым, десятый — с четвертым, одиннадцатый — с третьим, двенадцатый — с вторым.