Устройство для приема и обработки информации

 

Изобретение относится к автоматике и телемеханике и может быть использовано для приема и обработки информации, передаваемой в безрегистровых и многорегистровых кодах. Целью изобретения является расширение области применения устройства путем обеспечения приема и обработки информации как в безрегистровых, так и многорегистровых кодах с их взаимнообратным преобразованием. Устройство содержит два регистра, два мультиплексора , распределитель импульсов, демультиплекрор, четыре триггера, два блока определения признаков, три дешифратора , блок сравнения, элемент НЕ, пять элементов И, два элемента ИЛИ, коммутатор и преобразователь кодов . Устройство обеспечивает прием и обработку информации как в безрегистровых , так и в многорегистровьк кодах с соответствующим взаимно обратным преобразованием и выдачу обработанной информации во внешнее устройство . 5 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5у 4 G 08 С 19/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

p "- =,...

ОПИСАНИЕ ИЗОБРЕТЕНИ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4235065/24-24 (22) 23.04.87 (46) 15. 12.88. Бюл. Р 46 (72) Л.В.Друзь (53) 621.398 (088.8) (56) Авторское свидетельство СССР

Р 1049951, кл,— 08 С 19/28, 1982. (54) РСТРОИСТБ ПБ ПРИЕМА И ОБРАБОТКИ ИНФОРМАЦИИ (57) Изобретение относится к автоматике и телемеханике и может быть использовано для приема и обработки информации, передаваемой в безрегистровых и многорегистровых кодах. Целью изобретения является расширение области применения устройства путем обеспечения приема и обработки инфор„„SU„„1444856 д1 мации как в безрегистровых, так и многорегистровых кодах с их взаимнообратчым преобразованием. Устройство содержит два регистра, два мультиплек сора, распределитель импульсов, демультиплекСор, четыре триггера, два блока определения признаков, три дешифратора, блок сравнения, элемент

НЕ, пять элементов И, два элемента

ИЛИ, коммутатор н преобразователь кодов. Устройство обеспечивает прием и обработку информации как в безрегистровых, так и в многорегистровых кодах с соответствуняцим взаимно обратным преобразованием и выдачу обработанной информации во внешнее устройство. 5 ил.

1444856

Изобретение относится к автоматике, телемеханике и вычислительной технике и может быть использовано для приема и обработки информации, передаваемой как в безрегистровых, так и многорегистровых кодах.

Цель изобретения — расширение области применения путем обеспечения приема и обработки информации как 1р в безрегистровых, так и в многорегистровых кодах с последующим преобраздванием ее в многорегистровые и безрегистровые коды соответственно.

На фиг. 1 представлена функциональная схема предлагаемого устройства, на фиг. 2 — функциональная схема распределителя импульсов, на фиг.

3 — функциональная схема блока определения признаков на фиг. 4 и 5 — 20 функциональные схемы первого и второго дешифраторов соответственно.

Устройство содержит первый и второй регистры 1 и 2, первый и второй мультиплексоры 3 и 4, распределитель 25

5 импульсов, демультиплексор 6, первый-четвертый триггеры 7-10, первый

11 и второй 12 блоки определения признаков, первый-третий дешифраторы

13-15, блок 16 сравнения, элемент

HE 17, первый-пятый элементы И 18-22

I первый 23 и второй 24 элементы ИЛИ, коммутатор 25 и преобразователь 26 кодов, первую 27 и вторую 28 группы входов устройства, первую 29 и вторую 30 группы выходов устройства, первый 31 и второй 32 выходы устройства, первый-четвертый входы устройства 33-36 соответственно.

Распределитель 5 импульсов содер- 40 жит триггер 37, счетчик 38, элемент

ИЛИ 39, дешифратор 40, коммутатор

41„элемент НЕ 42 и мажоритарный элемент 43, причем 44-46 — первый-третий выходы распределителя импульсов, а 45 г, 47-49 — первый-третий входы распределителя импульсов.

Блоки 11 и 12 определения признаков содержат первый-третий элементы

ИЛИ 50-52, первый-третий триггеры 5355, причем 56-58 — первый-третий входы блоков, а 59-61 — первый-третий выходы блоков, Первый дешифратор 13 содержит пер-55 вый-третий элементы И 62 — 64, причем

65 — группа входов первого дешифратора, а 66-68 — первый-третий выходы первого дешифратора.

Второй дешифратор 14 содержит первый-четвертый элементы И 69(-69((, группу элементов НЕ 70, элемент ИЛИ

71, причем 72-76 — выходы второго дешифратора, а 77 — группа входов второго дешифратора.

Устройство работает в двух режимах: в режиме приема информации в семиэлементных безрегистровых кодах, обработка ее и выдача в пятиэлементных трехрегистровых кодах (NTK-2) и в режиме приема информации в пятизлементных кодах трехрегистровых (NTK-2), обработка ее и выдача в семиэлементных безрегистровых кодах во внешнее устройство.

Режим приема информации в семиэлементных кодах устанавливается импульсным сигналом 33, который из внешнего устройства поступает на единичный вход триггера 9 и устанавливает его в единичное состояние. Сигналы с прямого и инверсного выходов триггера 8 управляют состояниями второго мультиплексора 4 и демультиплексора 6. При включенном триггере 8 мультиплексор 4 подключен входами первой группы к выходам мультиплексора 3, демультилпексор 6 — выходами второй группы к входам группы дешифратора 14 и к выходам второй группы выходов устройства. Кроме того, триггер 8 подготавливает к открыванию элемент И 18 и закрывает элемент И 19.

Параллельно импульс сигнала 33 через элемент ИЛИ 24 устанавливает в единичное состояние триггер 37 распределителя 5, на второй вход которого подается последовательность тактовых импульсов, Триггер 37 снимает через элемент ИЛИ 39 сигнал сброса в нуль со счетчика 38 и подает на него сигнал разрешения счета тактовых импульсов. Состояния счетчика 38 декодируются дешифратором 40, который формирует в одном цикле работы три уп( равляющих сигнала. Выходы дешифратора 40 стробируются через коммутатор

41 инверсным тактовым импульсом с выхода элемента НЕ 42, Сигнал с четвертого выхода дешифратора 40 обнуляет через мажоритарный элемент

43 и элемент ИЛИ 39 счетчик 38. Мажоритарный элемент 43 открывается при совпадении двух сигналов на его входах — сигнала с четвертого выхода дешифратора 40 и инверсного тактового импульса с выхода элемента НЕ 42. которое содержит две области памяти, обеспечивающие работу устройства в обоих режимах. Первая область памяти, работающая в первом режиме, имеет две зоны: зону символов и зону признаков.

В зоне символов по адресам, задаваемым семиэлементными кодами, записаны пятиэлементные коды соответствующих символов (комбинации Ф 1-26 MTK-2), в зоне признаков по адресам, задаваемым дешифратором 13 — три пятиэлементных кода регистровых признаков (русский, латинский, цифра МТК-2) . Во второй области памяти, работающей во втором режиме, записаны семиэлементные коды символов, а адреса формируются в зависимости от поступающего пятиэлементного кода символа и кода его регистрового признака в МТК-2.

Таким образом, в первом цикле работы распределителя 5 после вьдачи им второго импульса на входе преобразователя 26 установлен адрес выборки признака в пятиэлементном коде. Третий импульс распределителя 5 через эле- мент И 21, подготовленный к открыванию сигналом с инверсного выхода триггера 10, подается на считывающий вход преобразователя 26. С выходов преобразователя 26 пятиэлементный код соответствующего признака подается через демультиплексор 6 на выходы второй группы устройства и входы дешифратора 14. В зависимости от поступившего кода признака дешифратор 14 устанавливает в единичное состояние соответствующий изтриггеров 53-55 в блоке 11 и триггер 7, который закрывает элемент И 18, В следующем втором цикле работы распределителя 5 первый импульс не проходит на запрос следующего символа через элемент И

18, так как обработка предыдущего еще не завершена. После срабатывания одного из триггеров 53-55 в блоке 11 сигналы на входах блока 16 сравнения совпадают и он выдает сигнал, который подготавливает к. открыванию элемент И 22 и через элемент НЕ 17 закрывает элемент И 20. Второй импульс второго цикла распределителя 5 через элемент И 22 устанавливает в единичное состояние триггер 9. Триггер 9 переключает мультиплексор 3 с выходов . дешифратора 13 на выходы регистра

При этом, семиэлементный код, записанный в регистре 1, через мультиплексоры 3 и 4 подается на входы группы

3 1444856

Элемент 43 при открывании самоблокируется за счет обратной связи с его выхода на третий вход. Это обеспечивает прохождение тактового импуль5 са через элемент 43 без его сразения после обнуления счетчика 38, дешифратора 40 и сброса сигнала с его четвертого выхода. После обнуления распределитель 5 включается в следующий 10 цикл работы и т.д. Импульсный сигнал с первого выхода распределителя 5 обнуляет регистр 2 и триггер 10, работающие во втором режиме, и подается на входы элементов 18 и 19. В 15 начальном состоянии устройства при отсутствии информации на входах и выходах дешифратора 14 триггер 7 находится в нулевом положении и подготавливает к открыванию элемент И 18. 20

Первый импульс с выхода распределителя 5 открывает элемент И 18, сигнал с выхода которого обнуляет регистр 1 и подается на внешнее устройство для запроса семиэлементного кода. Семиэлементный код одного символа через входы первой группы входов устройства записывается в регистр 1, с выходов которого подается на входы первой группы мультиплексора 3 и входы груп- 30 пы дешифратора 13. Дешифратор 13 анализирует значения шестого и седьмого разрядов семиэлементного кода для определения его признака (русский, латинский, цифра) и вьдает соответствующий сигнал на входы второй группы блока 16 сравнения и входы второй группы мультиплексора 3. В начальном состоянии устройства отсут ствуют сигналы на выходах дешифрато- 40 ра 14, триггеры 53-55 блока 11 находятся .в нулевом состоянии, и на выходе блока 16 сравнения сигнал также отсутствует. Поэтому через элемент

НЕ 17 подготавливается к открыванию 45 элемент И 20. Импульс со второго выхода распределителя 5 подается на коммутатор 25, который работает во втором режиме, и через элемент И 20 обнуляет триггер 9. Сигналы с прямо- 50 го и инверсного выходов триггера 9, находящегося в нулевом состоянии, подключают входы второй группы мульти-, плексора 3 к выходам дешифратора 13.

Сигнал соответствующего признака с 55 выхода дешифратора 13 через мультиплексоры 3 и 4 поступает на входы группы преобразователя 26 кодов. Преобразователь 26 выполнен на базе ПЗУ, 5 1444856 6 преобразователя 26. Импульс с тре- 32) для запроса пятиэлементного кода. тьего выхода распределителя 5 через Пятиэлементный код признака подается элемент И 21 считывает из зоны сим- в регистр 2, с вых д р выхо ов которого посволов первой области памяти преобра- 5 тупает на соответствующие входы втозователя 26 пятиэлементный код сим- рой группы входов мультиплексора 4 и вола. Этот код через демультиплек- на входы дешифр р ф ато а 15,Дешифратор 15 сор 6 подается на выходы второй груп- выявляет признак поступившего кода; пы устройства и на входы дешифрато- (русский, латинскии, цифра) . Импульс, ра 14. Дешифратор 14 формирует сигнал 10 со второго выхода распределителя 5

"Символ", который обнуляет триггер через коммутатор 25 записывает деко7 устройство заканчивает прием и об- дированный сигнал признака на соответ.

Р работку первого семиэлементного кода ствующнй из триггеров 53-55 в блоке символа и переходит в состояние за- 12 и через элемент ИЛИ 23 устанавлипроса следующего символа в следующем 15 вает в единичное состояние триггер цикле работы распределителя 5. Если 10. Триггер 10 закрывает элемент И следующий семиэлементный символ име- 21, и третий импульс распределителя ет тот же признак, что и предыдущий, 5 не проходит на считывающии вход то сигнал-признак на выходе дешифра- преобразователя 26 кодов. С выходов тора 13 совпадает с признаком, хра- 20 блока 12 соответствующие сигналы поснящемся в блоке 11, и устройство вы- тупают на соответствующие входы треполняет один цикл для обработки дан- тьей группы мультиплексора 4. В этом ного семиэлементного символа и вы- положении в следующем цйкле работы дачи соответствующего пятиэлементного распределителя 5 первый его импульс

1 кода. Если следующий семиэлементный 25 обнуляет регистр 2, триггер 1.0 и засимвол имеет признак, отличающийся прашивает пятиэлементныи код символа, от признака предыдущего символа, то который аналогично записывает в ресигналы признаков на входах блока 16 гистр 2. При этом в соответствующее сравнения не совпадают, и устройст- состояние устанавливаются соответство выполняет два цикла для обработки З0 вующие входы второй группы мультиплекданного семиэлементного кода: в пер- сора 4, а на входах группы преобразоВоМ цикле формируется пятиэлементный вателя 26 — полный адрес для выборки код признака, во втором — код симво- соответствующего семиэлементног кола. После приема и обработки всего да из второй области памяти преобмассива семиэлементной информации 35 разователя. Второй импульс распредевнешнее устройство выдает сигнал кон- лителя 5, который подается на коммуца массива (36), который обнуляет татор 25, не изменяет состояние в триггер 37 и распределитель 5 отклю- блоке 12, а третий импульс через элечается. мент И 21 подается на считывающий

Режим второй — приема информации в 40 вход преобразователя 26. Из преобрапятиэлементных кодах устанавливается зователя 26 считывается семиэлементимпул сным сигналом (34) который ь

Ф ный код, который выдается на внешнее из внешнего устройства поступает на . устройство через демультиплексор нулевой вход триггера 8 и устанавли- Если следующий пятиэлементный код яв" вает его в нулевое состояние. При 45 ляется символом, то значение старших отключенном триггере 8 мультиплексор разрядов адреса преобразователя 26

4 подключен входами второй группы к не изменяется, так как не изменяется выходам регистра 2, входами третьей признак. Изменяется только значение группы - к блоку 12, демультиплексор младших разрядов в соответствии с ко6 — к выходам первой группы устройст- 50 дом принятого пятиэлементного симвова В нулевом положении триггера 8 ла. При этом выборка семиэлементного элемент И 18 закрыт, элемент И 19 кода производится в одном цикле раооподготовлен к открыванию. Параллель- ты распределителя 5. Если следующий но импульс сигнала (34) через элемент пятиэлементный код является кодом

ИЛИ 24 аналогично описанному выкпюча- 55 другого признака, то значение старет распределитель 5. Первый импульс ших разрядов адреса изменяется и выраспр еделител а пределителя 5 обнуляет регистр 2, борка семиэлементного кода произвотриггер 10 и через элемент И 19 пода- дится в следующем цикле работы расется на внешнее устройство (выход пределителя 5 после поступления кода

1444856

30

55 символа, Аналогично первому режиму, после приема и обработки всего массива пятиэлементной информации внешнее устройство выдает сигнал конца массива, который обнуляет триггер

37, и распределитель 5 отключается.

Устройство обеспечивает прием и обработку информации как в безрегистровых, так и в многорегистровых кодах с соответствующими взаимно обратным преобразованием и выдачу обработанной информации во внешнее устройство.

Формула изобретения

Устройство для приема и обработки информации, содержащее первый.. и второй регистры, первый и второй дешифраторы, первый, второй и третий выходы последнего подключены к соответствующим входам первого блока определения признаков, третий дешифратор, первый триггер, инверсный выход которого подключен к первому входу первого элемента И, второй триггер, инверсный выход которого подключен к первому входу второго элемента И, элемент НЕ, выход котсрого подключен к первому входу третьего элемента И, выход которого подключен к первому входу третьего триггера, четвертый триггер, инверсный выход которого подключен к первому входу четвертого элемента И, пятый элемент И, первый и второй элементы ИЛИ, первые группы входов и выходов устройства и первые вход и выход устройства, о тл и ч а ю щ е е с я тем, что, с целью расширения области применения путем обеспечения приема и обработки информации как в безрегистровых так и в многорегистровых кодах с последующим преобразованием в многорегистровые и безрегистровые коды, соответственно, в него введены первый и второй мультиплексоры, демультиплексор, преобразователь кодов, второй блок определения признаков, блок сравнения, коммутатор и распределитель, входы группы входов первого регистра являются входами первой группы входов устройства, выходы первого регистра подключены к входам первой группы входов первого мультиплексора и к входам первого дешифратора, первый, второй и третий выходы которого подключены к соответствующим входам первой группы входов блока сравнения и к соответствующим входам второй группы входов первого мультиплексора, выходы которого подключены к входам первой группы входов второго мультиплексора, первый, второй и третий выходы первorо блока определения признаков подключены к соответствующим входам второй группы входов блока сравнения, выход которого подключен к входу элемента НЕ и к первому входу пятого элемента И, выход которого подключен к второму входу третьего триггера, прямой и инверсный выходы которого подключены к первому и второму входам первого мультиплексора, соответственно, четвертый и пятый выходы второго дешифрато,ра подключены к первому и второму входам первого триггера, группа входов второго регистра является входами второй группы входов устройства, выходы второго регистра подключены к входам второй группы входов второ25 го мультиплексора и к входам третьего дешифратора, первый, второй и третий выходы которого подключены к первому, второму и третьему входам коммутатора, соответственно, первый, второй и третий выходы которого подключены к соответствующим входам первого элемента ИЛИ и второго блока определения признаков, первый, второй и третий выходы которого подключены к соответствующим входам третьей группы входов второго мультиплексора, выходы которого подключены к входам группы входов преобразователя кодов, выходы которого подключены к входам группы входов демультиплексора, выходы первой группы выходов которого являются выходами первой группы выходов устройства, выходы второй группы выходов.демультиплексора подключены к входам второго дешифратора и являются выходами второй группы выходов устройства, первые входы вторых триггера и элемента ИЛИ объединены и являются вторым входом устройства, вторые входы вторых триггера и элемента ИЛИ объединены и являются первым входом устройства, прямой выход второго триггера подключен к первым вхбдам второго мультиплексора и демультиплексора и к второму входу первого элемента И, выход которого является первым выходом устройства, инверсный выход второго триггера подключен к вторым входам второго мультиплексора и демульти9 14448 5б о плексора, выход второго элемента И теля подключен к второму входу четявляется вторым выходом устройства, вертого элемента И, выход которого первый выход распределитепя подклю- подключен к входу преобразователя кочек к вхоДУ втоРого РегистРа, к пеР- 5 дов, выход первого элемента ИЛИ подвому вхоДУ четвеРтого тРиггеРа, к ключен к второму входу четвертого третьему входу первого элемента И и триггера, выход второго элемента ИЛИ к второму входу второго элемента И, подключен к первому входу распределивторой выход распределителя подклю- теля, второй и третий входы которого чен к четвеРтомУ вхоДУ коммутатоРа и 10 являются третьим и четвертым входами к вторым входам третьего и пятого устройства соответственно. элементов И, третий выход распредели1444856

14448 5

Составитель И.Кузнецов

Редактор M.Ïàðôåíoâà Техред М. Ходанич г

Корректор М.Максимишинец

Тираж 558 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5. Заказ 6483/52 б

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4