Программируемое устройство управления

 

Изобретение может быть использовано в устройствах выработки импульсных сигналов управления микросхемами с зарядовой связью. Цель изобретения - расширение функциональных возможностей устройства.Программируемое устройство содержит генератор тактовых импульсов, блок формирования фазовых сигналов, блок коммутации, блок формирования адресов. В устройство введены блок памяти, блок счета,, блок формирования команд, В описании приведены примеры реализации блока формирования адресов и блока формирования команд. Устройство обеспечивает повыиение оперативности перепрограммирования при управлении микросхемами с зарядовой связью, 2 з.я, ф-лы, 4 иЛа $

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ щсгц ьлин р К 03 X 3/64

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

IlQ ЙЗОЬРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (Л) 4ЧЯЗП/Ы-Л (22) Ю. 2.Ì (46) 30.12.88. Бюл. У 48 (7j) Московский инженерно-физический институт

{72) Г.Н.Евграфов и В.Я.Стенин (53} 62 .37а.5 (ОЗВ.З) (56) Авторское свидетельство СССР а 3292164, кл. Н 03 K 3/64, 26, О6.85 °

1 (54) ПРОГРИЙЫРУЕИОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (57) Изобретение может быть использовано в устройствах выработки импульсных сигналов управления микро„„SU„„1448393 А 1 схемами с зарядовой связью, Цель изобретения — расширение Функциональных возможностей устройства. Программируемое устройство содержит генератор тактовых импульсов, блок 4mp4 мировання фазовых сигналов, блок коммутации, блок формирования адресов.

В устройство введены блок памяти, блок счета, блок формирования команд.

В описании приведены примеры реализации блока формирования адресов и блока формирования команд. Устройство обеспечивает повьпение оперативности перепрограммирования при управлении микросхемами с зарядовой связью, 2 з.и. ф-лы, 4 ил, 1448393

Изобретение относится к импульсной технике и может быть использовано в устройствах выработки импульсных сиг налов управления микросхемами с заря- 5 довой связью в том числе фоточувст-! вительными микросхемамн с зарядовой связью (Ф14ЛС), Целью изобретения является расширение его функциональных возможностей10 путем увеличения оперативности перепрограммирования при управлении микросхемами с зарядовой связью.

На фиг.l представлена функциональная схема предлагаемого программируе-15 мого устройства управления; на фиг.2 функциональная схема блока формирования фазовых сигналов ; на фиг. 3 и 4временные дияграммы, поясняющие работу устройства. 20

Устройство (фиг.l) содержит генератор 1 тактовых импульсов с выходами 2-6, блок 7 формирования адресов с входами 8-10, выходом 11, адресными выходами 12 и адресными выходами 25 .13 управления, блок 14 памяти с адресными входами 15, входами.16 дан- . ных, выходами 17 данных, входом 18 считывания, входом 19 записи, блок

20 счета со счетным входом 21, входомщ

22 установки, входами 23 данных, выходом 24, выходами 25 данных, блок

26 формирования команд с входом 27 синхронизации, тактовыми входами

28 и 29, входом 30 управления, выходами 31-35, блок 36 коммутации с входом 37 управления остановкой, адреснымн входами 38, блок 39 формирования фазовых сигналов с тактовыми входами 40-42, входами 43-45 управ- 4п ления, выходами 46-54.

Адресные выходы 12 блока 7 формирования адресов соединены с адресными входами 15 блока 14 памяти, входы 16 данных и выходы 17 данных кото- 45 рого соединены соответственно с выходами 25 данных и входами 23 данных блока 20 счета, выход 24 которого соединен с входом 8 блока 7 формирования адресов и входом 27 синхронизации блока 26 формирования команд.

Адресные входы 38 блока 36 коммутации соединены с адресными выходами

13 управления блока 7 формирования адресов, входы 9 и 10 и выход 11 которого соединены соответственно с выходами 31 и 32 и входом 30 управления блока 26 формирования команд, выход 33 которого соединен со счетным входом 21 блока 20 счета, вход

22 установки которого соединен с входом 18 считывания блока 14 памяти и выходом 34 блока 26 формирования команд, выход 35 которого соединен с входом 19 записи блока 14 памяти.Тактовые входы 28 и 29 блока 26 формирования команд и тактовые входы 40-42 блока 39 формирования фазовых сигналов соединены с соответствующими выходами 2-6 генератора 1 тактовых импульсов. Выходы блока 36 коммутации соединены с входами 43-45 блока 39 формирования фазовых сигналов, выходы 46-54 которого являются выходами устройства.

Блок 7 формирования адресов содержит счетчик 55 адресов, триггер 56 данных, инвертор 57, элементы И 58—

62, Выход триггера 56 данных соединен с входом данных счетчика 55 адресов, выход первого разряда которого является выходом ll блока 7. Выходы остальных разрядов счетчика 55 соединены с соответствующими первыми входами элементов И 59-62 и являются адресными выходами 13 управления блока 7. Вторые входы элементов И 59-62 объединены и являются входом 10 блока ?, Выходы элементов И 59-62 являются адресными выходами 12 блока 7.

Вход сброса триггера 56 является входом 8 блока 7 и через инвертор

57 соединен с тактовым входом счетчика 55, выход переполнения которого соединен с первым входом элемента И 58, второй вход которого соединен с входом установки триггера 56, который является входом 9 блока 7.

Выход элемента И 58 соединен с входом записи счетчика 55 °

Блок 26 формирования команд со-: держит триггер 63 управления, счетчик

64 управления, дешифраторы 65 и.66, элементы И 67 — 72, инвертор 73, резистор 74, конденсатор 75, элемент

И-НИ 76, элементы ИЛИ 77 и 78.

Вход установки триггера 63 является входом 27 синхронизации блока

26 и соединен с первым входом элемента ИЛИ 78, второй вход которого соединен с первым выходом дешифратора

65 и первым входом элемента ИЛИ 77, второй вход которого соединен с выходом элемента И 69, первый вход которого является тактовым входом 28 блока 26. Второй вход элемента И 69 соединен с инверсным выходом трнггез !44839 ра 63, прямой выход которого соедичен с первым входом элемента И 67, второй вход которого является тактовым входом 29 блока 26. Выход эле5 мента И 67 соединен с тактозим входом счетчика 64, выходы которого соединены с соответствующими вхоС;ами дешифраторов 65 и 66. Вход управления дешифратора 65 является входом !ð

30 управления блока 26. Второй выход дешифратора 65 соединен с первими входами элементов И 70 и 71. Третий выход дешифратора 65 соединен с вторым входом элемента И 71 и первым !5 входом элемента И 72, второй вход которого соединен с выходом элемента

И-НЕ 76 и третьими входами элементов

И 69 и 71. Выход элемента И 7! является выходом 32 блока 26, Выход зле- 2р мента И 72 является выходом 35 блока 26. !

Выход дешифратора 66 соединен с вторым входом элемента И 70, третий 25 вход которого является выходом 31 блока 26 и соединен с выходом элемента

ИЛИ 78, с первым входом элемента

И-НЕ 76 и через последовательно соединенные инвертор 73 и интегрирующую цепЬ на резисторе 74 и конденсаторе

75 с вторым входом элемента И-HF. 76.

Выход элемента И 70 является выходом

34 блока 26. Выход элемента И 70 является выходом 34 блока 26. Выход эле35 мента ИЛИ 78 соединен с первым входом элемента И 68, второй вход которого соединен с выходом переполнения счетчика 64. Выход элемента И 68 соединен с входом установки счетчика 64 40 и входом сброса триггера 63.

Блок 39 формирования фазовых сигналов (фиг.2) содержит элементы 79—

81 формирования фаз и коммутатор 82.

Тактовые входы элементов 79-81 яв45 ляются соответствующими тактовыми входами 40-42 блока 39. Входи разрешения элементов ?9-81 являются соответствующими входами 43-45 управления блока 39. Выходы элемента 79 являются соответствующими выходами

46-48 блока 39. Выходы элемента 81 являются соответствующими выходами

52-54 блока 39. Вход разрешения элемента 79 соединен с входом разрешения коммутатора 82, выходы которого являются выходами 49-51 блока 39.

Выходы элемента 79 соединены с первыми входами коммутатора 82, вторые входи которого соединены с соответствующими вихоцями элемента 80.

Программируемое устройство управления работает следующим образом.

Входы !5,16, 18 и 19 блока 14 и вход 37 блока 36 (фиг.!) соединены с шинами внешнего управления устройством следующим образом: по шинам к .входам 15,16 и 19 осуществляется запись начальных условий и управление этой ".àïèñüþ; по шине к входу !

8 подается разрешение на пуск устройства и остановку его работы; по шине к входу 37 подается сигнал фиксации выходных сигналов без прерывания внутренней последовательности работы блоков устройства (это вход

"Выбор кристалла" ПНУ в блоке 36).

Элементы 79-81 формирования фаз (фиг.2) служат для распределения последовательности импульсов с тBkTового входа С ня выходы так, что на смежных виходях обеспечивается перекрытие выходных сигналов ня заданную длительность, опредсляемую обычно длительностью входного тактового импульса. Входи разрешения 4 элементов 79-71 управляют началом и окончанием формирования пачки импульсов на выходах элементов.

На фиг. 3 приведены следующие временные диаграммы сигналов в устройстве: я, б — тактовые сигналы генератора тактовых импульсов по выходу 2 и выходу 3; в — сигналы ня выходе !! блока 7 формирования адресов; r — сигналы окончания счета на счетном выходе 24 блока 20 счета; д — сигналы текущего состояния блока 20 счета по выходу 25 данных; е— выходной сигнал блока 26 по первому выходу 31 для управления блоком 7 формирования адресов; ж — выходной сигнал управления блока 26 по выходу 32 для управления адресом, формируемым блоком 7 формирования адресов; з — сигналы по выходу 33 блока

26, являющиеся счетными импульсами блока ?0 счета; и — сигнал по выходу 34 олокя 26 для организации чтения блока 14 памяти; к — сигнал по выходу 35 блока 26 для организации режима записи блока 14 памяти.

На фиг. 4 приведены следующие временные диаграммы сигналов в устройстве. а — сигналы текущего состояния блока ?0 счета по выходу 25 данных; б-г — сигналы на тактовых вхо5 144 дах 40-42 блока 39 формирования фазовых сигналов, поступающие с выходов 4-6 генератора 1; д-ж — сигналы на входах 43-45 управления блока 39, поступающие с выходов блока 36 коммутации; з- р — выходные сигналы блока 39, являющиеся выходными сигналамн устройства. В устройстве, предназначенном для управления фоточувствительными микросхемами с зарядовой связью (ФМЗС), длительность импульса

Тч сигнала фиг.4д задает время переноса зарядов из секции накопления (СН) в секцию памяти (СП) ФМЗС; длительность импульса Т сигнала фиг,4е задает время сдвига зарядов одной строки (или последовательно нескольких строк) из СП в выходной регистр (ВР) ФМЗС; длительность импульса Т сигнала фиг.4ж задает время выноса зарядов иэ BP ФМЗС на выход ФМЗС.Соответственно для управления СН ФМЗС предназначены сигналы фиг.4з-к, для управления СП ФИЗС вЂ” сигналы фиг.4л-н; для управления ВР ФМЗС— сигналы фиг.4о-р, Эти сигналы приведены для случая трехфазного режима управления ФМЗС, В блок 14 памяти предварительно под действием сигналов извне на входы 15,16 и 19 записаны исходные начальные данные: по адресу А! — число М,.определяющее количество выходных импульсов в пачке по выходам

52-54 и зависящее от числа элементов в выходном регистре (BP).ФМЗС; по адресу А2 записано число Б, определяющее количество выходных импульсов в пачке по выходам 49-51 и зависящее от числа с рок зарядов, вводимых из

СП и суммируемых в BP ФМЗС между двумя последовательными выводами за, рядов из BP на выход ФМЗС; по адресу

АЗ записано число М, определяющее как количество импульсов, одновременно формируемых по выходам 46-51, и зависящее от количества строк в СН и СП ФМЗС, переносимых при перезаписи зарядов из СН в СП, так и определяющее количество пачек импульсов по выходам 49-54, задающее перенос строк из СП и BP и иэ BP на выход ФМЗС, Дополнительно используется ячейка памяти блока 14 по адресу АО, Могут быть использованы и другие адреса, если алгоритм управления меняется.

После исходного этапа записи начальных данных в блок 14 памяти че8393 6 рез шины, подключенные к входам 15 и 16, под действием внешнего сигнала записи по шине к входу 19 записи, 5 снимается внешний блокирующий сигнал с внешней шины к входу 18 считывания и начинается цикл работы устройства.

Данные по адресам А1 - A3 в процессе формирования выходных сигналов

10 не изменяются, а данные, содержащиеся в блоке 14 памяти по нулевому адресу АО, меняются под действием импульсов записи — считывания, формируемых блоком 26 на входах 18 и 19 блока 14 памяти. В начале цикла управления по адресу АО блока 14 записано число М, Основой работы устройства является выработка блоком 20 счета временных интервалов, длительность которых определяется величинами М, Б, N. В процессе работы первоначально вырабатывается временной интервал Т„„ =

= М " f (фиг.3) с длительностью, 25 пропорциональной М, соответствующий переносу из СН в СП управляемой

ФМЗС. Затем с помощью блока 26 формирования команд производится замена данных М на входе 23 блока 20 счеЗ0 та на величину Я с последующим формированием этим блоком ?O временного интервала Т = H f (фиг.З), пропорционального числу Я. В течение этого интервала в управляемой ФМЗС осуществляется перенос зарядов в ВР, Затем путем смены данных по входам

23 и подсчета импульсов с входа 21 блоком 20 счета формируется временной интервал Т = И с длитель4> ностью, пропорциональной N, в течение которого в управляемой ФМЗС заряды выносятся из BP на выход.

Затем из блока 14 памяти в блок

20 счета записывается число М, из не„ го под действием управляющих сигналов блока 26 вычитается единица, а результат вычитания переписывается по адресу AO в блок 14 памяти, Такой процесс циклически повторяется,начиная с момента записи числа М в блок 20 счета до тех пор, пока содержимое блока 20 счета после очередного вычитания единицы не сравнивается с нулем. Зто соответствует завершению формирования цикла выходных сигналов устройства при управлении матричной ФМЗС в режиме выноса из СП массива зарядов через HP ФМЗС на ее выход. После этого этапа осуществля7 ° числа N с адреса АЗ по адресу А0. В результате выполнения последователь20 счета формируются сигналь1 с определенной длительностью, поступающие на блок 7 формирования адресов,сигналы с адресного выхода 13 которого ,поступают на блок 36 коммутации,ко-! торый распределяет их по входам

43-45 управления блока 39 формирования фазовых сигналов (фиг„4) .Пачки выходных сигналов Формируются из сигналов генератора 1 блоком 39 под дей- 15 ствием сигналов на его входах 43-45.

Таким образом на одном блоке 20 ществляется операция счета чисел,определяемых числом строк в СП и СН

ФМЗС, числом строк, переносимых в один фрагмент цикла в ВР ФМЗС из ее

СП, а также числом элементов в ВР

ФМЗС. Длительность. временных интервалов на выходах блока 26 формирования команд определяется частотой тактового сигнала (фиг.Зб), поступающего с выхода 3 генератора 1 на вход 29 блока 26.

Рассмотрим более детально работу 30 устройства.

В начале цикла в интервалвремени Тl (фиг.Зж,и) на выходах 32 и 34 блока 26 (фиг,1) появляются уровни логического нуля, под действием .кото- 3 рых в блоке 7 формирования адресов выставляется нулевой адрес AO и производится чтение по этому адресу блока !4 памяти с записью результата чтения в блок 20 счета по входу 23„ 40

Далее в интервал времени Т2 (фиг.Зд)появляется импульс окончания интервала времени управления выносом зарядов из СП управляемой ФМЗС (фиг.3e), по которому и блоке 7 адресов выстав- 4 ляется адрес АЗ, соответствующий чтению блока 14 памяти с одновременным

;занесением результата чтения М в блок

20 счета. Импульс с выхода 31 блока пает на входы схемы задержки, выполненной на инверторе 73, резисторе 74, конденсаторе 75, элементе И-НЕ 76, после прохождения которой на выходах

35 и 32 блока 26 (фиг.Зж,к) появляются уровни логических нулей, приэтом производится перезапись данных

М с выходов 25 блока 20 в блок 14 памяти по входам 16 данных по нулевому

1448393 8 ется перезапись в блоке 14 памяти адресу AO В интервале времени ТЗ ,(фиг.Зд) блок 20 осуществляет счет импульсов, поступающих на его счетный вход 21 с выхода 33 блока 26 (фиг,Зд)„ которые формируются из сигналов генератора 1 с его выхода 2 и количество которых равно М, при этом момент окончания счета фиксируется появлени10 ем на выходе 24 блока 20 счета уровня логического нуля (фиг.Зг). Блок

36 коммутации в соответствии с адресной комбинацией на адресных входах

38 при наличии внешнего разрешающего сигнала на входе 37 формирует на одном из выходов сигнал (фиг,4д) с длительностью, пропорциональной числу М, т. е. Т > = М Г, вырабатываемой блоком 20 счета. Начало временно20 го интервала Т „, (фиг.4д) совпадает с моментом выставления адреса AÇ в блоке 7 формирования адреса, а исходные логические уровни задаются при включении устройства.

25 Блок 39 получает разрешение пропускания сигналов с генератора 1 на длительность интервала ТА,(фиг.4д) по входу 43. Лри этом коммутатор 82 (фиг.2) под действием единицы на его входе разрешения пропускает на выходы 49-51 сигналы с выходов элемен/ та 79 при нуле на его входе разрешения на выходы 49-5! пропускаются сигналы с выходов элемента 80) ° В итоге при единице на входе 43 на выходах 46-51 (фиг.4з-н) осуществляется формирование импульсов для управле! ния фазами СН и СЛ управляемой ФМЗС в режиме перезаписи зарядов из СН в

СП. В результате зарядовые сигналы из СН сдвигаются в СЛ ФМЗС, В интервал времени Т4 (фиг.Зд) на выходах 34 и 3? блока 26 появляется уровень логического нуля, при этом производится чтение блока 14 памяти по нулевому адресу AO с одновременной записью результата чтения в блок

20 счета. Следующим тактовым импульсом по выходу 3 генератора 1 в ин26 (момент времени Т2 на фиг.3) посту-5> тервале времени Т5 (фиг.3) на выходе ЗЗ блока 26 появляется уровень логического нуля с второго выхода дешифратора 65, при этом из содержимого в блоке 20 счета вычитается единица ° Далее импульсами записи и выставления адреса блока 14 памяти в интервал Т6 (фиг.Зж,и) производится запись результата вычитания из блока

20 счета в блок 14 памяти,. Лри этом

8393 происходит подсчет числа импульсов, равных числу строк, выносимых из СП.

В интервале времени Т7 (фиг.Зд) с помощью импульса чтения ",фиг.Зи) осуществляется чтение блока 14 памяти по адресу А2 с записью результата S в блок 20 счета.

Затем в интервале времени ТЯ (фиг.Зд) на счетный вход 21 блока 20 счета поступают импульсы через блок

26 по его выходу 33 (фиг.Зэ), по входу 22 с выхода 34 блока 26, им пульсы, частота которых задается генератором 1 по выходу 2 (фиг,3a) а момент окончания счета фиксируется появлением на выходе 24 блока 20 счета уровня логического нуля (диаграмма г в окончание момента времени

Т8 на фиг.З). В соответствии с выра+ ботанной импульсной последовательностью и установленным адресом на входах 38 блок 36 формирует разрешающий импульс (фиг.4е) с длительностью, пропорциональной числу S, т. е. Тэ = Я ° l." который отправляется на вход 44 управления блока 39.

На выходах каждой из 3. групп т.е ° на выходах 46-48; 49-51 или 52-54 блока 39 вырабатываются импульсные сигналы при условии появления логической единицы на входах 43 — 45 управления соответственно каждой иэ этих групп и логики работы блока 39 (фиг.2) .

Так; в результате поступления логической единицы с выхода блока 36 на вход 44 блока 39 формируется выходная импульсная последовательность на выходах 49-.51 (фиг.4л-и),с помощью которой необходимое количество зарядовых строк ФМЗС переносится из ее секции памяти в ее выходной регистр.H интервале времени Т9 1(фиг.Зд) блок 26 формирования команд получает запрет на формирование импульсов в виде подачи на его вход 30 управления уровня логической единицы с выхода 11 блока 7 фбрмирования адресов.

Сигнал запрета представляет собой выходной сигнал одного из выходных разрядов счетчика 55, Появление сиг»: нала запрета необходимо для исключения на этапе формирования сигналов управления выносом зарядов из выходного регистра (BP) управляемой ФМЗС несанкционированной операции уменьшения на единицу числа, хранимого по адресу АО в блоке 14 памяти.

Длительность временного интервала Т9 равна сумме временных интервалов Т4 — Т6, чем обеспечивается равная временная выдержка при подготов5

Ф ке операций переноса определенного количества строк в HP иэ СП и выноса зарядов иэ BP на выход ФМЗС. При необходимости иэ временных интервалов Тз для управления СП ФМЗС (фиг.4е) и Тя для управления HP ФМЗС (фиг.4ж) можно исключить временной интервал, отводимый блоку 39 на выработку управляющих команд, соответственно уменьшив

15 8, 1 1 и Тз, тя °

В интервале времени Т10 (фигеЗд) на выходе 34 блока 26 появляется уровень лбгического нуля, с помощью кото рого производится чтение блока 14

20 памяти по адресу Al и запись результата N в блок 20 счета; далее в интервале времени Tll (фиг.Зд) блок 20 счета осуществляет счет импульсов, подаваемых на его счетный вход 21 от

25 генератора 1 через выход 33 блока 26, Блок 36 коммутации в интервал времени Тll поддерживает на его выходе, соединенном с входом 45 блока 39, уровень логической единицы, задаю30 щий интервал длительностью, пропор1 циональной числу импульсов N, т,е, Т = N T . Начало временного интерЧ вала Тя(фиг.4ж) совпадает с началом интервала Т9 (фиг.Зд и фиг,4а). Соответственно блок 39 получает разрешение по входу 45 на формирование последовательности импульсов (фиг.4о, э,р), которые предназначены для управления фазовыми выводами BP ФМЗС, 40 Момент окончания счета фиксируется появлением на выходе 24 блока 20 счета уровня логического нуля, который меняет адресную комбинацию на адресных выходах 12 блока 7 с адреса Al на адрес AO. С этого момента (т.е. после завершения первого интервала

Тl!, фиг.3) начинается вновь подцикл формирования выходных сигналов для управления переносом строк зарядов иэ СП ФМЯС в BP и одновременный счет чисел, характеризующих число строк, вынесенных из СП; адресная комбинация подциклов в полном цикле имеет следующую последовательность

A0,А2,А1,А0,А2,A1,A0,.... Адресной комбинации подцикла соответствуют следующие временные интервалы с реальными действиями над элементами устройства в последовательности д на

ll 144 фиг.3; Т4 — чтение блока 14 памяти по адресу А0; Т5 — вычитание единицы из содержимого блока 20 счета;

Т6 — запись остатка М- i-го числа невынесенных строк ФМЗС в блок 14 по адресу АО; Т7 — чтение блока 14 памяти по адресу А2 с одновременной записью S в блок 20 счета; Т8 — формирование интервала выдержки сигналов л-н на фиг,4 управления переносом строк в ВР; Т9 — интервал выдержки, в течение которого не производит I ся обмен сигналами между элементами устройства; T10 — чтение блока !

4 памяти по адресу Al с одновременной записью результата в блок 20 счета; Tl l — формирование интервала выдержки выходных сигналов управления о-р на фиг.4 выносом зарядов из

BP ФМЗС Hà ее выход.

Длительность подцикла равна временному интервалу T4 — Tll включительно. При этом по адресу АО в блоке 14 памяти производится периодическая смена данных: М-l, М-2,... до О за счет периодического вычитания единицы иэ содержимого блока 20 счета и перезаписи результата в блок 14 памяти. Момент появления нулевого значения на выходах 25 блока 20 счета фиксируется формированием на выходе 31 блока 26 уровня догического нуля (фиг.3e). На этом завершается цикл формирования сигналов по выходам 46-54 для управления ФМЗС (интервал Т12, фиг.Зд).

В момент окончания цикла управления при появлении импульса е (фиг.3) окончания цикла формирования управляющих ФМЗС сигналов производится чтение блока 14 памяти по адресу АЗ с записью результата чтения М в блок

20 счета, Затем на адресных входах

15 блока 14 памяти появляется адрес

АО и производится запись числа М с выходов блока 20 счета в блок 14 памяти по адресу АО. При этом блок 14 памяти приобретает исходные данные по адресам: АО-М; Al-N; А2-S; AÇ-М.

Затем при наличии команды пуска начинается следующий временной интервал Т1 (фиг,Зд и 4а)и формирование соответствующих ему команд и цикл работы устройства возобновляется, В интервалах времени Т, Тв, Т„, в течение которых формируются сигналы управления вь|носом информации из фоточувствительной микросхемы,содер-.

8393 12 жатся временные интервалы, необходимые для программирования на отдельных этапах блока 20 счета, Эти допол5 нительные интервалы учитываются при задании длительностей импульсов Т

Тэ, Тц путем программирования скорректированных чисел М, Hr, и N„.Íàïример, нескорректированная длитель10 ность временного интервала Т запи5 сывается в виде

4f» + а скорректированная записывается в виде

-i где Б„= S — 4f f

Процедура действий после подсчета определенного количества импульсов в блоке 20 счета включает выполнение следующих команд: чтение памяти по нулевому адресу АО, запись результата в блок 20 счета, вычитание единицы из содержимого блока 20 счета; запись в память результата по адресу АО и чтение памяти либо по единичному Al либо по второму адресу А2 с записью результата в блок 20 счета. На.выполнение указанных команд отводится временной интервал, занимающий четыре такта тактовых иватульсов, определяемый следующим выражением:

35 Т = 4f

"та где f. — частота входных тактовых импульсов на втором тактовом входе 29 блока 26

40 формирования команд,равная частоте импульсов тактового генератора на его вьжоде 3, т.е. тэ °

4б Максимальная частота f T ограничена минимальным временем циклов записи считывания блока 14 памяти, например, для элементов типа 155 РУ2, с рекомендуемыми временами записи—

50 считывания 50-70 нс, максимальная частота f до 10 МГц.

Изменение во времени формируемых устройством управления временньм зависимостей выходных сигналов на К

g5 выходах соответствует изменению во времени состояния устройства управления. Общее количество состояний P характеризует последовательность работы устройства на заданном отрезке

14483 13

14 времени, переход из одного состояния в другое осуществляется под действием тактового сигнгла. Последовательности состояний устройства управления соответстнует последовательность выходных комбинаций сигналов, которые в свою очередь могут быть отнесены к одному иэ следующих типов".

1 - полностью отличающиеся комбинации или нерегулярно повторяющиеся комбинации; 2 — одна повторяющаяся подряд, комбинация в течение некоторого времени выдержки, которое может быть измерено в количестве соответствующих последовательных состояний устройства; 3 — группа последовательно осуществляемых выходных комбинаций, в свою очередь повторяющаяся несколько раз (цикл).

Формула и з обре т ения

Программируемое устройство управления, содержащее генератор тактовых импульсов, первый, второй и третий выходы которого соединены с соответствующими тактовыми входами блока формирования фазовых сигналов, блок коммутации, адресные входы которого соединены с адресными выходами управления блока формирования адресов, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены блок памяти, блок счета, блок формирования команд, причем четвертый и пятый выходы генератора тактовых импульсов соединены с соответствующими первым и вторым тактовыми входами блока формирования команд, вход управления которого соединен с выходом блока формирования адресов, адресные выходы которого соединены с соответствующими адресными входами блока памяти, входы данных которого соединены с соответствующими выходами данных блока счета, выход которого соединен с первым входом блока формирования адресов, второй вход которого соединен с первым выходом блока формирования команд,второй выход которого соединен - с третьим входом блока формирования адресов, счетный вход блока счета соединен с третьим выходом блока формирования команд, четвертый выход которого соединен с входом установки блока счета и входом считывания блока памяти, вход записи которого соединен с пятым выходом блока формирования команд, вход синхронизаБ ции которого соединен с выходом блока счета, входы данных которого соединены с соответствующими выходами данных блока памяти, выходы блока коммутации cîåäèíåíû с соответствую1п щими входами управления блока формиронания фазовых сигналон.

2„ Устройство по и.1, о т л и— ч а ю щ е е с я тем, что блок формирования адресов содержит счетчик адресов, вход данных которого соединен с выходом триггера данных, вход сброса которого соединен через инвертор с тактовым входом счетчика адресов и является первым входом блока формирования адресов, вход установки триггера данных соединен с первым входом первого элемента И и является вторым входом блока формирования адресов, выход переполнения счет25 чика адресов соединен с вторым входом первого элемента И, выход которого соединен с входом записи счетчика адресов, адресные выходы которого соединены с соответствующими первыЗО ми входами второго, третьего, четвертого и пятого элементов И и являются адресными выходами управления блока формирования адресов, вторые входы второго, третьего, четвертого и пятого элементов И объединены и являются ятретьим входом блока формирования адресов, выходы второго, третьего, четвертого и пятого элементов И являются адресными выходами блока формирования адресов, выход первого разряда счетчика адресов является выходом блока формирования адресов.

3. Устройство по п.1, о т л и—

4 ч а ю щ е е с я тем, что блок формирования команд содержит триггер управления, прямой выход которого соединен с первым входом первого элемента И, выход которого соединен с тактовым входом счетчика управления, вход установки которого соединен с входом сброса триггера управления и с выходом второго элемента И, первый нход которого соединен с выходом переполнения счетчика управления, а второй вход соединен с первым входом элемента И-НЕ, с первым входом третьего элемента И, с выходом первого элемента ИЛИ и через послгдона15 144839 тельно включенные инвертор и резистор — с вторым входом элемента И-HF., выход элемента И-НЕ соединен с первыми входами четвертого пятого и шесВ

5 того эл е ментов И, н торы е выходы третьего и пятого элементов И объединены и соединены с первым выходом первого дешифратора, входы которого иораэ-, . рядно объединены с соответствующими входами второго дешифратора и соединены с выходами счетчика управления, выход второго дешифратора соединен с третьим входом третьего элемента И, инверсный выход триггера управления соединен с вторым входом шестого элемента И, третий вход которого .янляется первым тактовым входом блока формирования команд, второй вход первого элемента И является вторым тактовым входом блока формирования команд, нход установки триггера управления соединен с первым входом первого элемента ИПИ и является входом синхрониэапии блока формироваю:я команд, вход управления первого дешифратора является входом управления блока формирования команд,второй выход первого дешнфратора соединен с вторым входом первого элемента

ИЛИ и первым входом второго элемента

ИЛИ, второй вход которого соединен с выходом шестого элемента И, третий выход первого дешнфратора соединен с вторым входом четвертого элемента

И и третьим входом пятого элемента

И, конденсатор первым ныводом соединен с вторим входом элемента И-НЕ, а вторым выводом — с общей шиной, выходы первого элемента ИЛИ, пятого элемента И, второгс элемента ИЛИ, третьего элемента И, четвертого элемента И являится соответственно с парного по пятый выходами блока формирования команд, ;i448393

Т9 Т9

T Т

1448393

7 =SÓò

Ъ-4g

Ь 4 Ур

Составитель 1О.Сибиряк

Техред М.Дрык Корректор Г. Решетник

Редактор Т.Парфенова

Производственно-полиграфическое предприятие, г. У кгород, ул. Проектная, 4

Заказ 6851/55 Тираж 929 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5