Частотно-фазовый компаратор

 

Изобретение относится к импульсной технике и может-быть использовано в синтезаторах частоты. Цель изобретения - увеличение быстродействия компаратора, а также расширение функциональных возможностей - достигается за счет индикации наличия неравенства и знака разности частот. Для этого в компаратор введены третий логический элемент И 8, логический элемент ИЛИ 12 и использованы одновибраторы с повторным запуском. Иа чертеже также показаны частотно-фазовый детектор 1, одновибраторы 2 и 3, В-тр1 ггеры 4 и 5, элементы И 6, 7, блок 9 синхронизации , содержащий элемент 10 задержки с инверсией и элеме т И 11. Частотно-фазовый детектор 1 содержит триггеры 13 и 14 элементы И 15. На чертеже показаны шины 16 и 17 выходной и опорной частоты соответственно, выходные шины 18-22. Изобретение позволяет повысить быстродействие устройства фазовой автоподстройки частоты , в котором используется данный компаратор. 1 ил. Ф (Л

СОЮЗ СОВЕТСНИХ, СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (59 4 Н 03 D 13/00

ЕйьЧВМ ;

4О1 е

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬП ИЯМ

ПРИ ГКНТ СССР (21) 4135225/24-21 (22) 17. 10.86 (46) 07.01,89. Бюл. У 1 (72) В.Л,Гусев и Д.Г,Нисневич (53) 621.3?4 (088.8) (56) Авторское свидетельство СССР% 1115204, кл. Н 03 D 13/00, 1983 °

Авторское свидетельство СССР

У 1077057, кл. Н 03 1 7/18, 1981. (54) ЧАСТОТНО-ФАЗОВЫЙ КОМПАРАТОР (57) Изобретение относится к импульс ной технике и может быть использовано в синтезаторах частоты. Цель изобретения — увеличение быстродействия компаратора, а также расширение функциональных воэможностей — достигается за счет индикации наличия неравенства и знака разности частот. Для этого в

„.SU,» 1450075 А1 компаратор введены третий логический элемент И 8, логический элемент ИЛИ

12 и использованы одновибраторы с повторным запуском. На чертеже также показаны частотно-фазовый детектор 1, одновибраторы 2 и 3, D-триггеры 4 и

5, элементы И 6, 7, блок 9 синхронизации, содержащий элемент 10 задержки с инверсией и элемент И 11. Частотна-фазовый детектор 1 содержит триггеры 13 и 14 элементы И 15. На чертеже показаны шины 16 и 17 выходной и опорной частоты соответственно, выходные шины 18-22. Изобретение позволяет повысить быстродействие устройства фазовой автоподстройки частоты, в котором используется данный компаратор. 1 ил.

1450075

Изобретение относится к импульсной технике и может быть использовано в синтезаторах частоты.

Цель изобретения — увеличение быстродействия компаратора, благодаря

5 чему повышается быстродействие устройства фазовой автоподстройки частоты, в котором используется этот компаратор, а также расширение функциональных воэможностей за счет индикации наличия неравенства и знака разности частот.

На чертеже приведена функциональная схема устройства. 15

Частотно-фазовый компаратор содержит частотно-фазовый детектор 1, первый и второй одновибраторы 2 и 3, первый и второй D-триггеры 4 и 5, первый, второй и третий элементы И 20

6-8, блок 9 синхронизации, включающий элемент 10 задержки с инверсией и элемент И 11, а также элемент ИЛИ

12. Частотно-фазовый детектор 1 содержит первый и второй триггеры 13 и 25

14 и элемент И 15, Кроме того, на

1 чертеже показаны шины 16 и 17 входной и опорной частот соответственно с первой по пятую выходные шины i8-22.

Шина 16 соединена с входами син- 30 хронизации первого и второго одновибраторов 2 и 3, первого и второго

D-триггеров 4 и 5 и первым входом синхронизации частотно-фазового де" . тектора 1, второй вход синхронизации которого соединен с шиной 17, а первый и второй выходы соецинены с первой и второй выходными шинами 18 ч

19. Прямой выход первого одновибратора 2 иинверсный выход второго одно- 10 вибратора 3 соединены с D-входами соответственно второго и первого

D-триггеров 5 и 4, прямые выходы которого соединены с первыми входами второго и первого элементов И 7 и 6 соответственно, а инверсные выходы соединены с вторыми входами первого и второго элементов И 6 и 7, а также входами установки в "1" и "01 частотно-фазового детектора 1. Первый и второй входы третьего элемента И 8 соединены с прямыми выходами первого и второго D-триггеров 4 и 5, а выход— через блок 9 и элемент HJIH 12 соединен с входом. установки "Исходное состоя-. ние частотно-фазового детектора 1, ll

55 выход "Синфаэность" которого соединен с вторым входом элемента ИЛИ 12.

Выходы первого, второго и третьего элементов И 6-8 соединены соответственно с третьей, четвертой и пятой выходными шинами 20-22.

В частотно-фазовом детекторе 1 инверсные выходы первого и второго триггеров l3 и 14 являются первым и вторым выходами частотно-фазового детектора 1 и соединены соответственно с первым и вторым входами элемента

И 15, выход которого является выходом "Синфазность" частотно-фазового детектора 1, первым и вторым входами синхронизации которого являются тактовые входы первого и второго триггеров 13 и 14, входами установки в "1" и "0" являются входы сброса триггеров

13 и 14, их входы установки объединены и образуют вход установки "Исходное состояние частотно-фазового детектора 1, à D-входы соединены с общей шиной, Блок 9 содержит последовательно соединенные элемент 10 и элемент

И 11, выход которого образует выход блока 9, а второй вход соединен с входом элемента 10 и образует вход блока 9, Устройство работает следующим обр азом.

Частотно-фазовый компаратор работает следующим образом.

Установка требуемого номинала часи оты настройки частотного тракта осуществляется путем установки длительностей импульсов первого и второго одновибраторов 2 и 3. Выбор этих длительностей осуществляется из необходимости формирования на оси частот окна, внутри которого значение измеряемой частоты Х ь, считается соответствующим заданному f,0„ . Частота считается соответствующей заданной в интервале f „ + Df. Исходя из этого для первого одновибратора 2 устанавливается длительность

1 а для второго одновибра оп f 3

1 тора—

f +дЕ

Рассмотрим следующие режимы рабо- ты, (ьл ) °

На выходе одновибраторов 2 и 3 вырабатываются импульсы „и 7, дли1 тельность которых меньше с ° вх

Первый D-триггер 4 устанавливается в "1", а второй D-триггер 5 — в "0" ° з 14500

Частотно-фазовый детектор 1 устанавливается по входу установки в "0" в положение, при котором íà его выходе вырабатывается сигнал, обеспечивающий увеличение измеряемой частоты с

1 максимально возможной скоростью. На выходе первого элемента И 6 вырабатывается сигнал, индуцирующий соотношение частот.

2 ° (fan - f) gym(foneaf) частота f их находится по выбранному критерию в номинале. При этом оба

D-триггера 4 и 5 устанавливаются в

"1". На выходе третьего элемента И 8 вырабатывается сигнал равенства заданному номиналу. Блок 9 вырабатывает импульс установки частотно-фазового детектора "1" в "Исходное состояние". На первом и втором выходах частотно-фазового детектора 1 вырабатываются сигналы точной настройки, как и в традиционных схемах.

3 ° f » (fîï+ f)

Первый П-триггер 4 устанавливается 25 в "0", второй D — триггер 5 — в "1", на выходе второго элемента И 7 появляется сигнал, индицирующий состояние частот. Частотно-фазовый детектор ус" танавливается в "1". При этом на втором его выходе вырабатывается сигнал, обеспечивающий уменьшение частоты с максимально возможной скоростью.

Таким образом, частотно-фазовый компаратор (в замкнутой системе регулирования) позволяет осуществить перестройку частоты с максимально возможной скоростью. Реализуется принцип оптимального управления. Выигрьпп в быстродействии относительно извест40 ного компаратора порядка 3-х раз.

Количественная оценка положительного эффекта основана на следующих предпосылках; выигрыш в быстродействии достига45 ется на этапе предварительной настройки; этап предварительной настройки считается законченным, когда модуль ,разности частот В f =1fe — f !достих ои - 50 гает величины меньше 101 от йР— шага сетки частот, равного в предлагаемом устройстве время

:принятия решения и о знаке разности сравниваемых частот Е ьх и f „ или

55 их равенстве (по выбранному критерию), равно одному периоду Й ь„, т,е.

få»

75 4

В известном устройстве при колебательном переходном процессе основная часть его кроме первого приближения к положению настройки, происходит без ускорения. Время принятия решения равно одному периоду разностной

1 частоты, т.е.

Следовательно,в известном устройстве для принятия решения о равенстве сравниваемых частот требуется и время ° пр и = 10ир р

Одновременно в устройстве вырабатываются сигналы соответствующие режиму синхронизма или знаку отклонения частоты от требуемого номинала.

Эти сигналы вырабатываются частотнофазовым компаратором как в замкнутых системах регулирования, так и в разомкнутых.

Формула изобретения

Частотно-фазовый компаратор, содержащий частотно-фазовый детектор, первый и второй входы синхронизации которого соединены соответственно с шинами входной и опорной частот, а первый и второй выходы соединены с первой и второй выходными шинами, первый и второй одновибраторы, первый и второй D-триггеры, прямые выходы которых соединены с первыми входами первого и второго логических элементов И, и блок синхронизации, о т л ич а ю шийся тем, что, с целью увеличения быстродействия при одновременном расширении функциональных возможностей, в него введены третий . логический элемент И и логический элемент ИЛИ, использованы одновибраторы с повторным запуском, а частотно-фазовый детектор имеет дополнительные выход синфразности и асинхронные входы установки в "1", "0" и ,исходное состояние, причем входы

\ синхронизации первого и второго одновибраторов и первого и второго

D-триггеров соединены с шиной входной частоты, прямой выход первого одновибратора и инверсный выход второго одновибратора соединены соответственно с D-.âõîäàìè второго и первого

D-триггеров, инверсные выходы которых соединены соответственно с вторыми входами первого и второго логических элементов И и входами установки в

"1" и "0" частотно-фазового детекто1 <5ОО75

Составитель А. Смирнов

Техред Л. Олийнык

Корректор 1<""-ай

Редактор А.Варович

Заказ 697ч/53 Тираж 929 Подписное

ВБРИПИ Гасударственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Л-35., Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r Ужгород, ул. Проектная„ А ра, пряиае выходы первого и второг<з

D-триггеров соединены соответственна с первь<и и вторым входами третьего логического элементами И, выход которого через блок синхронизации и лсгический элемент ИЛИ соединен с входам установки в исходное состояние час6 (тотна-фазового детектора выход "Синфаз-. ность" катара o a<" HHBH < .âòoðûè входам лм ическаго элемента ИЛИ, а выходы первого, в -араго и третьего

Г логических элементов И соединены соответственно с третьеи<, четвертой и питай выходят.я н<и1<ами,