Устройство для сопряжения периферийного устройства с эвм

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для сопряжения, например, периферийного устройства, осуществляющего последовательную выдачу данных, с оперативной памятью. Пель изобретения - обеспечение достоверности передаваемой адресной информации. Цель достигается тем, что в устройство, содержащее коммутатор 1 входной информации, счетчик 2 адресов, коммутатор 3 адресов, блок 9 управления,(формирователь 10 управляющих слов, регистр 4 информации , сумматор 8, регистр 7 конечного адреса, схему 6 сравнения информации , первую схему 5 сравнения адресов , введены инверсно-инвертирующий буферный регистр 11, регистр 12 адреса , вторая схема 13 сравнения адресов Благодаря тому, что передача адреса из счетчика 2 в регистр 4 адреса производится через инверсноинвертируюррда буферный регистр 11, практически исключается искажение адреса на этапе промежуточной передачи , за счет чего достоверность передаваемой информахщи определяется регистром 12 адреса и коммутатором 3 адресов. Это позволяет для подтверждения достоверности передаваемого адреса ограничиться сравнением содержимого счетчика 2 адресов с информацией , передаваемой с выхода 17, и (в случае отрицательного результата ) с содержимым регистра 12 адреса . 1 з.п.ф-лы, 3 ил о i О) ел о «ч

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„ЯУ„„1451?0? А 1 (51) 4 Г 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BTOPCH0MY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4214832/24-24 (22) 23. 03.87 (46) 15.01.89. Бюл. № 2 (72) А.Г. Сысков (53) 681.326 (088.8) (56) Авторское свидетельство СССР № 1117672, кл. G 06 F 13/00, 1983.

Авторское свидетельство СССР

¹ 962904, кл. С 06 F 13/00, 1980. (54) УСТРОЙСТВО ДЛЯ СОПРЯ)КЕНИЯ ПЕРИФЕРИЙНОГО УСТРОЙСТВА С ЭВИ (57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для сопряжения, например, периферийного устройства, осуществляющего последовательную выдачу данных, с оперативной памятью. Цель изобретения— обеспечение достоверности передаваемой адресной информации. Цель достигается тем, что в устройство, содержащее коммутатор 1 входной информации, счетчик

2 адресов, коммутатор 3 адресов, блок 9 управления,, формирователь 10 управляющих слов, регистр 4 информации, сумматор 8, регистр ? конечного адреса, схему 6 сравнения информации, первую схему 5 сравнения адресов, введены инверсно-инвертирующий буферный регистр 11, регистр 12 адреса, вторая схема 13 сравнения адресов. Благодаря тому, что передача адреса из счетчика 2 в регистр 4 адреса производится через инверсноинвертирующий буферный регистр 11, практически исключается искажение адреса на этапе промежуточной передачи, за счет чего достоверность передаваемой информации определяется регистром 12 адреса и коммутатором 3 адресов. Это позволяет для подтверждения достоверности передаваемого адреса ограничиться сравнением содержимого счетчика 2 адресов с информацией, передаваемой с выхода 17, и (в случае отрицательного результата) с содержимым регистра 12 адреса. 1 з.п.ф-лы, 3 ил.

1451707

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для сопряжения, например, периферийного устройства с оперативной памятью ЗВМ.

Цель изобретения — повышение достоверности передаваемой адресной информации за счет организации контроля сформированного очередного адреса.

Ф

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — функциональная схема блока управления," на фиг.3—

„схема формирователя управляющих слов. 15

Устройство содержит коммутатор 1 входной информации, счетчик 2 адресов, коммутатор 3 адресов, регистр 4 информации, первую схему 5 сравнения, схему 6 сравнения информации, 2р регистр 7 ко неч ног о адр ес а, сумматор 8, блок 9 управления, формирова-.åëü 10 управляющих слов, буферный регистр 11, регистр 12 адреса, вторую схему 13 сравнения адресов, вхо- 25 ды 14 и 15 и выходы 16-19 устройства.

Блок 9 управления содержит генератор 20 меток, счетчик 21, дешифратор 22, элемент HE 23, второй и первый элементы И 24, 25 и элемент ИЛИ 26. 3Q

<формирователь 10 управляющих слов содержит входной дешифратор 2?, генератор 28 импульсов, счетчик 29 тактов, регистр 30 сдвига, дешифратор

31 числа тактов и дешифратор 32 команды прерывания.

Устройство работает следующим образом.

На информационный вход 14 устройства поступает информационный массив, 4р который состоит из паспорта (первые три слова) и тела массива, а также контрольной суммы паспорта и тела массива (последнее слово). Паспорт по порядку следования состоит из 45 следующих слов: начальный адрес, конечный адрес и контрольная сумма пер- вых двух слов.

При поступлении на вход 15 команды "Начать ввод" блок 9 формирует сигналы установки в исходное состояние коммутатора 1, счетчика 2, регистров f1, 12, 4, 7, сумматора 8.

По этому же сигналу формирователь 10 формирует на выходе 18 команду "Запрос".

В следующем такте работы блока 9 первое слово (начальный адрес), поступающее на информационный вход 14 через коммутатор 1, заносится в счетчик 2, с выхода которого поступает на вход сумматора 8 и складывается с его содержимым.

Во втором такте работы блока 9 второе слово (конечный адрес) поступает в регистр 7 и также, поступая с его выхода на вход сумматора 8, складывается с содержимым последнего. В этом же такте содержимое счетчика 2 пересылается в регистр 11, после чего сигналом с выхода блока 9 содержимое счетчика 2 увеличивается на единицу. В следующем такте третье слово поступает в регистр 4 информации. Содержимое регистра 11 пересылается в регистр 12, а содержимое счетчика 2 — в регистр 11.

Результаты суммирования поступаL ют в схему 6 сравнения, где сравниваются с содержимым регистра 4. Блок 9 читает окончательный результат контроля паспорта и при положительном результате передает на вход формирователя 10 сигнал, по которому на выходе 18 формируется команда "Готовность". При отрицательном результате по сигналу с блока 9 на выходе 18 формирователя 10 формируется код 10трицательный результат контроля", а на выходе 19 — сигнал "Прерывание".

После выхода команды "Готовность" блок 9 организует следующий цикл работы.

Очередное слово с выхода коммутатора 1 поступает в регистр 4 и с его

Ф выхода — в сумматор 8, где складывается с содержимым сумматора 8.

В очередном такте блок 9 опрашивает схему 13 сравнения на входах которой присутствует информация, о содержимом счетчика 2 и регистра

12 и при наличии нулевого кода результата во всех разрядах, кроме первого, организует через выход 17 коммутатора 3 передачу содержимого регистра 1?. После этого блок 9 опрашивает схему 6 сравнения, увеличивает на единицу содержимое счетчика 2, и одновременно пересыпает содержимое регистра 11 с его инверсных выходов в регистр 12, после чего пересылает содержимое счетчика 2 в регистр 11.

В следующем такте блок 9 опрашивает схему 5 сравнения адресов, на входе которой присутствует информация о содержимом счетчика 2. При несовпадении содержимого счетчика 2

14 и регистра 7 по сигналу блока 9 ня выходе 18 формирователя 10 устанавливается команда "Готовность" для приема очередного слова, и цикл работы повторяется. При совпадении содержимого счетчика 2 и регистра 7 в очередном такте работы блок 9 формирует сигнал блокировки приема сумматором

8 информации из регистра 4. Для формирователя 10 формируется управляющий сигнал, по которому на выходе

18 формирователя устанавливается команда Готовность . После приема очередного слова регистром 7 блок 9 опрашиваеT схему 6 сравнения. В случае сравнения содержимого регистра 4 с содержимым сумматора 8 на выходе

19 формирователя 10 устанавливается сигнал "Прерывание", а на выходе 18— код "Конец ввода". В случае фиксации несравнения на выходе 19 формирователя 10 устанавливается сигнал "ПрерывяниЬ", а на выходе 18 — код "Отрицательный результат. контроля".

51707

25 ся сигнал управления работой коммутатора 3.

По единичному сигналу, формируемому ня первом выходе лешифратора 22, блок 9 переходит в режим контроля.

При контроле паспорта массива и входной информации на втором выходе дешифратора 2? формируется последовательность импульсов, которая инициирует в соответствующей временной последовательности работу регистра 4 и сумматора 8, В результате ня вход блока 9 приходит или единичный сигнал, означающий положительный результат контроля, или нулевой сигнал, означающий отрицательный результат контроля, и устанавливается на входе элемента HF. 23 и первом входе элемента И 25. В случае организации контроля паспорта информационного массива на вторых входах элементов И 24 и 25 присутствует нулевой сигнал °

При положительном результате контроля (содержимое сумматора 8 сравнилось

В процессе передачи адресов и в паузах (зя исключением момента квазитранзитного переноса: регистр 11 регистр 12; счетчик 2 — регистр 12) достоверность передаваемых адресов непрерывно контролируется схемой 13 сравнения, которая в случае несравнения вырабатывает на своем выходе сигнал ошибки для блока 9. В этом случае блок 9 формирует сигнал управления формирователем 10, по которому на выходе 19 последнего формируется сигнал "Прерывание", а на выходе 18 — "Отрицательный результат контроля", Блок 9 работает следующим образом.

Для организации обмена при поступлении на вход 15 команды "Начать ввод", являющейся кодом начальной установки счетчика 21, последний начиняет счет импульсов от генератора 20. При этом в соответствии с алгоритмом работы изменяется состояние выхода дешифратора 22. Ня втором выходе дешифратора 22 (группа выходов блока 9) формируется сигнал установки в исходное состояние коммутаторов 1, 3, регистров 4, 7, fl, 12 и счетчика ? адреса. Ня шестом выходе дешифраторя 2? формируется сигнал, по которому содержимое счетчика 2

;величивается на единицу. На четвер ом выходе дешифратора 22 формирует35

55 с контрольной суммой первых двух слов) на входе блока 9 устанавливается единичный сигнал, по которому на выходах элементов ИЛИ 26, И 25 устанавлпвается код "00", по которому на выходе 18 формирователя 10 устанав(ливается команда Готовность".

При текущем контроле входной информации сигнал "Готовность формируется при несовпадении содержимого сумматора 8 с содержимым регистра 4 (последнее слово массива). При этом на входах блока 9 устанавливаются нулевые сигналы, а на соответствукщих выходах группы выходов блока 9 — код

"00".

При контроле схемои 5 сравнения совпадения содержимого счетчика 2 с конечным адресом, заложенным в регистр 7, на входе блока 9 устанавливается единичный сигнал . На втором выходе дешифратора 22 формируется последовательность импульсов, обеспечивающая контроль содержимого схемой

6 сравнения: вырабатывается сигнал блокировки приема информации сумматором 8 из регистра 4 и управляющие сигналы, обеспечивающие сравнение содержимого сумматора 8 и регистра 4.

В случае несравнения на входе блока

9 устанавливается нулевой сигнал, а на соответствующих выходах группы выходов блока 9 — код "01", по котоПо окончании передачи инАормации из сдвигового регистра 30 дешифратор 31 запрещает работу -енератора 28.

По сигналу "Готовность", поступающему на вход дешифратора 27, в регистр 30 заносится информация, .при считывании которой на выходе 18 устанавливается команда Готовность".

По сигналам "Положительный результат контроля" и "Сравнение адресов" в регистр 30 заносится информация, при считывании которой на выходе 18 команд формирователя 10 устанавливается код "Конец ввода".

55

5 14517 рому формирователь 10 на выходе Аормирует сигнал "Прерывание".

11ри положительном результате контроля схемой б сравнения на входе бло5 ка 9 управления устанавливается единичный сигнал. На соответствующих выходах групп выходов блока 9 формируется код "10", означающий конец ввода массива, Формирователь 10 вы- 10 ставляет на выходе 18 команду "Конец ввода".

Контроль схемой 13 сравнения осуществляется по сигналам, формируемым на пятом выходе дешиАратора 22, кото- 15 рый поступает на вход схемы 13. Управляющий вход схемы 13 управляет подсоединением для контроля либо входных сигналов с регистра 12, либо входных сигналов от коммутатора 3.

20 формирователь 10 управляющих слов обрабатывает cm-налы, поступающие на его вход с блока 9. По сигналу "Отрицательный результат контроля, поступающему на вход дешифратора 27, на 25 первом выходе последнего формируется сигнал запуска генератора 28, на третьем выходе формируется соответствующий код, который устанавливается на входе сдвигового регистра 30. На Э0 втором выходе дешифратора 27 формируется управляющий код для счетчика 29. Счетчик 29 управляет работой дешифратора 31, управляющего, в свою очередь, продолжительностью генерации генератора 28, по выходчым импульсам которого счетчик 29 ведет счет тактов, а из сдвигового регистра 30 считывается инАормация. При этом, на выходе 19 прерываний форми- щ рователя 10 устанавливается код "Прерывание", а дешиАратор 32 формирует на выходе 18 команду "Отрицательный результат контроля".

07 6 о р м у л а и з о б р е т е и и я

1. Устройство дпя сопряжения периферийного устройства с ЭВМ, содержащее коммутатор входной инАормации, счетчик адресов, коммутатор адресов, регистр информации, регистр конечного адреса, первую схему сравнения адресов, схему сравнения информации, сумматор, блок управления, Аормирователь управляющих слов, причем информационный вход коммутатора входной информации является входом устройства для подключения .информационного выхода периАерийного устройства, управляющие входы коммутатора входной информации, .регистра информации, регистра конечного адреса, разрешающий вход сумматора и вход формирователя управляющих слов, установочный вход счетчика адресов соединены с группой выходов блока управления, первый и второй выходы которого соединены соответственно со счетным входом счетчика адресов и управляющим входом коммутатора адресов, вход команды блока управления является входом устройства для подключения командного выхода ЭВ11, а первый и второй входы состояния соединены соответственно с выходами схемы сравнения информации и первой схемы сравнения адресов, первый и второй входы которой соединены соответственно с первыми вьгходаьж счетчика адреса и регистра конечного адреса, инАормационный вход и второй выход которого соединены соответственно с первым выходом коммутатора входной инАормации и пер BblM инАормационным входом сумматора, выход, второй и третий инАормационные входы которого соединены соответственно с первым входом схемы срав нения информации, первым выходом регистра информации и вторым выходом счетчика адреса, вход начальной установки которого соединен с вторым выходом коммутатора входной инАормации, третий выход которого соединен с информационным входом регистра инАормации, второй выход которого является выходом устройства для подключения к информационному входу

ЭВМ, а третий выход соединен с вторым входом схемы сравнения инАОрма ции, выход коммутатора адресов является выходом устройства для подключения к адресному входу ЭВМ, первый

1451

20

ЗО и второй выходы формирователя командных слов являются соответственно выходами устройства для подключения входа команд и входа прерывания ЭВМ, о тлич а ющ е е с я тем, что, с целью повышения достоверности передаваемой адресной информации, в него введены буферный регистр, регистр адреса и вторая схема сравнения адресов, причем первый — третий информационные входы и выход второй схемы сравнения адресов соединены соответственно с. инверсным выходом счетчика адресов, с выходом регистра адресов, соединенным с информационным входом коммутатора адресов, с выходом комму татора адресов, с третьим входом состояния блока управления, третьим выходом подключенного к управляющему входу второй схемы сравнения адресов, установочные и управляющие входы буферного регистра и регистра адресов соединены соответственно с группой выходов и первым выходом блока управления, инверсный выход счетчика адресов соединен с инверсным информационным входом буферного регистра, инверс ный выход которого соединен с инфор мационным входом регистра адресов.

707 8

2. Устройство по п. 1, о т л ичающе е с я тем, что блокуправления содержит генератор меток, счетчик, дешифратор, два элемента

И, элемент ИЛИ и элемент НЕ, причем вход элемента HE соединен с первым входом первого элемента И и является первым входом состояния блока управления, а выход соединен с первым входом второго элемента И, вторые входы первого и второго элементов И соединены с вторым входом блока управления, третьи входы соединены с первым выходом дешифратора, а выходы первого элемента И, элемента ИЛИ и второй выход дешифратора образуют группу выходов блока управления, первый вход элемента ИЛИ является третьим входом состояния блока управления, а второй вход соединен с выходом второго элемента И, вход начальной установки счетчика является входом команды блока управления, а счетный и установочный входы счетчика и выход соединены соответственно с выходом генератора меток, третьим выходом и входом дешифратора, четвертый, пятый.и шестой выходы которого являются соответственно вторым, третьим и первым выходами блока управлечия.

1451707

Составитель В. Вертлиб

Редактор И. Рыбченко Техред А.Кравчук

Корр е кт ор Л. Пилип енк о

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4

Заказ 7082/48 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5