Формирователь двухполярных импульсов с трансформаторным выходом

 

Устройство относится к импульсной технике и может быть .использовано в качестве быстродействующего передатчика импульсных сигналов в кабельную линию связи через развязывающий трансформатор. Цель изобретенргя - повышение быстродействия за счет уменьшения фронтов выходных импульсов. Поставленная цель достигается за счет того, что в устройство введены блок 8 последовательнопараллельного преобразования входных сигналов и блок 9 ускоренного разряда накопленного заряда вторичной обмотки 6 трансформатора 3, который выполнен на двух транзисторах 10, 11, резисторах 14, 15, конденсаторах 12, 13 и диодах 16-19. С введением данных блоков скорость передачи информации превышает 1 Мбит/с при длительности переднего и заднего фронтов сигнала менее 100 не без увеличения рассеиваемой мощности. 2 ил. Ё (Л с 24 а 01 со со сх т гв

„.SU, 1465998 А1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИКЕСНИХ

РЕСПУБЛИН (504 Н 03 К 17 64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П1НТ СССР (21) 4184574/24 — 21 (22) 19.01.87 (46) 15.03.89. Бюп. Р 10 (72) Ф.О.Коньков, В.P.Шварцберг и О.И.Зайцев (53) 681. 382 (088. 8) (56) Выложенная заявка ФРГ

В 3020221, кл. Н 03 К 17/64, 1981.

Патент США 4095128, кл. 307-254, 1978. (54) ФОРМИРОВАТЕЛЬ ДВУХПОЛЯРНЫХ ИМПУЛЬСОВ С ТРАНСФОРМАТОРНЫМ ВЫХОДОМ (57) Устройство относится к импульсной технике и может быть,использовано в качестве быстродействующего передатчика импульсных сигналов в кабельную линию связи через развязывеющий трансформатор. Цель изобретения — повышение быстродействия за счет уменьшения фронтов выходных импульсов. Поставленная цель достигается за счет того, что в устройство введены блок 8 последовательнопараллельного преобразования входных сигналов и блок 9 ускоренного разряда накопленного заряда вторичной обмотки б трансформатора 3, который выполнен на двух транзисторах 10, 11, резисторах 14, 15, конденсаторах 12, 13 и диодах 16-19. С введением данных блоков скорость передачи информации превышает 1 Мбит/с при длительности переднего и заднего фронтов сигнала а менее 100 нс без увеличения рассеиваемой мощности. 2 ил.

1465998

Изобретение относится к импульсной технике и может быть использова1 но в качестве быстродействующего. передатчика импульсных сигналов в кабельную магистраль через развязывающий трансформатор.

Цель изобретения — повышение быстродействия за счет уменьшения фронтов выходных импульсов. IQ

На фиг.t представлена схема устройства; на фиг.2 — диаграммы, поясняющие его работу.

Устройство содержит первый 1 и второй 2 транзисторы и-р-и типа, 15 трансформатор 3 .с двумя первичными обмотками 4 и 5, одной вторичной обмоткой 6 и одной дополнительной обмоткой 7, блок 8 последовательнопараллельного преобразования входных 20 сигналов, блок 9 ускоренного разряда накопленного заряда вторичной обмотки 6 трансформатора 3, который состоит из двух. транзисторов t0 и tt и;р-и типа, двух конденсаторов 12 и 13., двух резисторов 14 и t5 четы1рех диодов Ф6-19 и дополнительной обмотки 7 трансформатора 3.

Первый и второй входы блока 8 соединены с входными шинами 20 и 21 устройства, а первый и второй выходы блока 8 соединены с базами транзисторов t и 2 соответственно, эмиттеры этих транзисторов соединены с общей шиной 22, обмотка 4 трансформа-35 тора 3 включена между шиной 22 питания и коллектором транзистора 1 в прямом направлении, обмотка 5 трансформатора 3 включена между шиной

23 и коллектором транзистора 2 в об- 4О ратном направлении, выводы вторичной обмотки 6 трансформатора 3 соединены с выходными шинами 24 и 25 устройства, между которыми включена нагрузка 26. 45

Третий выход блока 8 соединен с базами транзисторов 10 и 11 через конденсаторы 12 и 13 соответственно, эмиттеры транзисторов 10 и 11 подключены к.общей шине 22, обмотка 7 трансформатора 3 включена между коллекторами транзисторов 10 и 11, между базами транзисторов 10 и 11 и шиной 22 включены соответственно резисторы 14 и 15, аноды диодов 16-19 соединены с,шиной 22,.катоды диодов

t6 и 17 соединены с базами транзисторов.. 10 и tt соответственно, à ка,— тоды диодов 18 и 19 соединены с коллекторами транзисторов tO и 11 соответственно.

Устройство работает следующим образом..

БлЬк 8 последовательно-параллельного преобразования сигналов содержит два входа Х и Y и три выхода: первый. выход Х, второй Y и третий

X+Y. Напряжение на первом Х и втором

Y выходах по форме соответствует напряжению на первом Х и.втором Y входах соответственно. Напряжение на третьем выходе Х+7 представляет собой инверсию логической суммы,сигналов на входах Х и Y. В исходном. состоянии на входных шинах 20 и 21 устройства (входы Х и Y ..блока 8) присутствуют сигналы низкого уровня.

На первом и втором выходах Х и Y блока 8 также присутствуют сигналы низкого уровня, а на третьем выходе

X+V — . высокого.

Транзисторы 1 и 2 закрыты, .ток через обмотки 4, и 5 трансформатора, 3 не протекает, сигнала на,.шинах

24 и 25 нет. Одновременно конденсаторы 12 и 13 не пропускают постоянную составлякщую сигнала, на базы транзисторов 10 и 11, следовательно, они также закрыты. Входные импульсы поступают на,шины 20 и 21 устройства, причем окончание сигнала на.шина 20 . соответствует началу сигнала на шине

21 или наоборот (см. фиг.2а и фиг. 2б), Последовательность из двух таких сигналов соответствует одному биту информации на шинах 20 и 21 и одному двухполярному сигналу на шинах

24 и 25.; Входные сигналы без инверсии поступают на базы транзисторов

1 и 2 и открывают их. Через обмотки

4 и 5 трансформатора 3, включенные в противоположном направлении, протекает ток, форма которого представлена на фиг.2г и фиг.2д. Во вторичной обмотке 6 и в дополнительной обмотке

7 трансформатора 3 наводятся импульсы двухполярного напряжения. При формировании во вторичной обмотке 6 трансформатора 3 каждой полуволны сигнала накапливается .заряд. При следующей полуволне напряжения происходит сначала быстрый разряд накопленного заряда, а затем накапливается заряд противоположного знака, что затягивает задний фронт выходного сигнала по сравнению с передним

998

Формирователь двухполярных импульсов с трансформаторным выходом, содержащий первый и второй транзисторы, трансформатор с двумя первичными и одной вторичной обмотками, эмиттеры первого и второго транзисторов соединены с общей шиной, первая первичная обмотка трансформатора включена между коллектором первого транзистора и шиной питания в прямом направлении, вторая первичная обмотка трансформатора включена между коллектором второго транзистора и шиной питания в обратном направлении, вторичная обмотка трансформатора подключена к выходным шинам устройства, о т л и ч а ю шийся тем, что, с целью повышения быстродействия за счет уменьшения фронтов выходных импульсов, введены блок последовательно-параллельного преобразования входньж сигналов, блок ускоренного разряда накопленного заряда вторичной обмотки трансформатора, а трансформатор "íàáæåí дополнительной обмоткой, входы блока последовательнопараллельного преобразования входных сигналов соединены с входными шинами устройства, первый и второй выходы— с базами первого и второго транзисторов соответственно, а третий выход— с входом блока ускоренного разряда накопленного заряда вторичной обмотки трансформатора, выходом. которого является дополнительная обмотка трансформатора, блок ускоренного разряда накопленного заряда вторичной обмотки трансформатора выполнен на третьем и четвертом транзисторах, двух конденсаторах, двух резисторах и четы;рех диодах, к входу блока ускоренного разряда накопленного заряда вторичной обмотки трансформатора подключены базы третьего и четвертого транзисторов через соответствующие первый и второй конденсаторы, эмиттеры третьего и четвертого транзисторов соединены с общей шиной, а между коллекторами включена дополнительная обмотка трансформатора, между базами третьего и четвертого транзисторов и общей шиной включены соответственно первый и второй резисторы, 3 1465 фронтом (см.фиг. 2ж, пунктирная линия) .

Одновременно инверсная логическая сумма входных сигналов с третьего выхода X+Y блока 8 поступает на блок

9 и через конденсаторы 12 и 13 поступает на базы транзисторов 10 и 11.

Форма сигнала с выхода X+Y блока 8 представлена на фиг.2в. По переднему фронту этого сигнала, соответствующему по времени окончанию действия последовательности двух входных импульсов, открываются транзисторы 10 и 11 и через дополнительную обмотку

7 протекает импульс тока. Направление тока зависит от формы импульса напряжения, наведенного в этой обмотке 7. Ток в дополнительной обмотке

7 протекает следующим образом.: но- 20 ложительно заряженный вывод дополнительной обмотки 7, открытый транзистор 10 (транзистор 11), диод 19 (диод 18) отрицательно заряженный вывод дополнительной обмотки 7. Фор- 25 ма импульсов тока через дополнительную обмотку 7 трансформатора 3 представлена на фиг.2е (эа положительное направление тока принят ток через третий транзистор 10). Ток дополни- 30 тельной обмотки 7 создает во вторичной обмотке 6 трансформатора 3 ток разряда накопленного заряда во время действия второй полуволны выходного сигнала и резко сокращает вре35 мя длительности заднего .фронта выходного сигнала (фиг.2ж, сплошная линия). Резисторы 14 и 15 служат для задания режима транзисторов

10 и 11; диоды 16 и 17 защищают переходы база-эмиттер этих транзисторов, от пробоя при прохождении заднего фронта сигнала с третьего выхода

X+Y блока 8 через конденсаторы 12 и 13.

Предлагаемое устройство может работать в качестве высокоскоростного передатчика импульсных двухполярных сигналов в согласованную кабельную линию связи через развязывающий 50 трансформатор. Скорость передачи информации превышает при этом, 1 Мбит/с при длительности переднего и заднего фронта сигнала менее 100 нс.

Введение блоков последовательно-па- 55 раллельного преобразования входных сигналов и блока ускоренного разряда накопленного заряда вторичной обмотки трансформатора позволило на порядок повысить скорость передачи сигналов без увеличения рассеиваемой мощности.

Формула изобретения

5 1465998 6 аноды всех четырех диодов соединены ственна, а катоды третьего и четверс общей шиной, катоды первого и вто- того диодов соединены с коллекторами рого диодов соединены с базами третье- третьего и четвертого транзисторов го и четвертого транзисторов соответ- соответственно.

I I

Составитель Г.Терешина

Техред М.Дидык Корректор М.Демчик

Редактор Н.Киштулинец

Заказ 956/55 Тираж 879 Подписное

БНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101