Имитатор канала

 

Изобретение относится к вычис-, лительной технике и может быть использовано для контроля и диагностики периферийных устройств, имеющих выход на системный интерфейс 2К (для ЭВМ типа СМ-2, СМ-2М), при техническом обслуживании и ремонте. Целью изобретения является сокращение аппаратурных затрат имитатора. Цель достигается тем, что в имитатор , содержащий блок оперативной памяти, дешифратор типа команды, коммутатор сигнала выборки, блок ввода, регистры приема и вьщачи информации, блок постоянной памяти, счетчики адреса постоянной и оперативной памяти , счетчик инкрементирования, регистр адреса оперативной памяти, регистр режимов и генератор тактов, введены регистр интерфейсных сигналов , регистр готовностей и схема сравнения. 7 ил. с (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

5 А1 (191 (И) (504 G 06 F 11 00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ (1О ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П(КТ СССР (21) 4275084/24-24 (22) 02.07.87 (46) 23.03.89. Бюл. Р 11 (71) Воронежское специальное конструкторско-технологическое бюро

"Системпрограмм" (72) В.В.Сюрдяев и А.А.Стародубцев (53) 681.326.74 (088.8) (56) Авторское свидетельство СССР

У 1174927, кл. G 06 Р 11/00, 1983.

Авторское свидетельство СССР

К 1325490, кл. G 06 F 11/00, 1986. (54) ИМИТАТОР КАНАЛА (57) Изобретение относится к вычис-, лительной технике и может быть использовано для контроля и диагностики периферийных устройств, имеющих

Изобретение относится к вычислительной технике и может быть использовано для технического обслуживания и ремонта цифрового оборудования и периферийных устройств 3ВМ, имеющих выход на системный интерфейс 2К (для ЭВМ типа CM-2, СМ-2М).

Целью изобретения является сокращение аппаратурных затрат имитатора.

На фиг.1 представлена блок-схема имитатора канала; на фиг.2-7 — функциональная схема блока управления, счетчика адреса постоянной памяти, счетчика инкрементирования, генератора тактов, коммутатора сигнала выборки и блока ввода.

Имитатор содержит. (фиг.1) блок 1 .ввода, блок 2 оперативной памяти выход на системный интерфейс 2К (для ЭВМ типа СМ-2, СМ-2М), при техническом обслуживании и ремонте.

Целью изобретения является сокращение аппаратурных затрат имитатора.

Цель достигается тем, что в имита" тор, содержащий блок оперативной памяти, дешифратор типа команды, коммутатор сигнала выборки, блок ввода, регистры приема и выдачи информации, блок постоянной памяти, счетчики адреса постоянной и оперативной памяти, счетчик инкрементирования, регистр адреса оперативной памяти, регистр режимов и генератор тактов, введены регистр интерфейсных сигналов, регистр готовностей и схема сравнения. 7 ил.

2 (ОЗУ), дешифратор 3 типа команды, коммутатор 4 сигнала выборки, блок

5 регистров обмена и устройства 6 управления. Блок 5 регистров обмена состоит из регистра 7 приема информации, регистра 8 выдачи информации и регистра 9 интерфейсных сигналов.

Устройство 6 управления содержит (фиг.2) счетчик 10 адреса постоянной памяти, схему 11 сравнения, счетчик 12 инкрементирования, счетчик

13 адреса оперативной памяти, регистр

14 адреса оперативной памяти, блок

15 постоянной памяти (ППЗУ), генера тор 16 тактов, регистр 17 режимов и регистр 18 готовности.

Для реализации обмена по системному интерфейсу 2К в имитаторе пре1467556

Счетчик 10 устанавливает адрес слова ППЗУ с требуемой совокупностью микрокоманд.

Счетчик 12 формирует сигнал для инкрементирования счетчика 10 по условию переполнения N + 1, где М— содержимое слова блока 2.

Счетчик 13 определяет адреса сло- ва ОЗУ, по которому вводится или выводится информация.

Регистр 14 обеспечивает хранение адреса ОЗУ адресной команды программы °

5S дусматриваются выводы для шин 19 выборки (ВБРО-К, ВНР1-К), шин 20 приема информации (шин О-Т вЂ” !5-Т), шин

21 выдачи информации (шин О-К вЂ” 15-К), 9 шин 22 интерфейсных сигналов (ВП-К, ОСТ-К, ПСБ-К, ВД-Кь ПР Кэ ОСБ-К), шин 23 готовности (ГТО-Т, ГТ1"Т).

Данные программы (команды, операнды, константы) записываются в

10 блок 2 (имеющего организацию 64х16 разрядов), начиная с ячейки, адресуемои счетчиком 13 Установка адреса

ОЗУ в счетчик 13 осуществляется из блока 1. 15

Блок 3 дешифрирует выставляемое на выходе блока 2 слово по признаку типа команды (ssopa-вывода или адресной), управляет записью разрядов кода операции команд в счетчик 10 и разрешает работу коммутатора 4 по признаку команды ввода-вывода.

Прием информации от внешнего устройства по шинам О-Т - 15-Т и хранения ее осуществляются в регистре 7, выдача содержимого ячейки блока 2 во внешнее устройство по шинам О-К—

15-К производится через регистр 8, а формирование управляющих потенциалов - по шинам 22 (ВП-К, ОСТ-К, ПСБ-К, ВД-К, ПР-К, ОСБ-К) регистром

9.

Устройство 6 обеспечивает работу имитатора по принципу микропрограммного управления, организует процедуру ввода-вывода и логическую обра" ботку вводимой информации по программе, составленной на основе принятого перечня команд: команд ввода-вывода (с выдачей сигнала ВП-К и без него) и адресных команд, необхо40 димых и достаточных для составления программы, позволяющей произвести полноценную проверку внешнего устройства по системному интерфейсу 2К.

Блок 15 обеспечивает хранение микрокоманд и условий для команд с анализом условий.

Генератор 16 генерирует последовательность из шести тактов, необходимь|х для временной привязки всех микроопераций устройства.

Регистр 17 режимов работы задает один из трех режимов:работы устройства: автоматический, полуавтоматический или ручной.

Регистр 18 готовности фиксирует наличие действующих потенциалов на шинах 23 готовности ГТО-Т, ГТ1-Т и разрешает при их наличии инкрементирование счетчика 10.

Счетчик 10 адреса постоянной памяти содержит (фиг:3) элементы И-ИЛИНЕ 24-28, элементы НЕ 29-33, элемент

И-НЕ 34, элемент НЕ 35, элементы И-НЕ

36-39, счетчики 40 и 41 и элемент

И-НЕ 42.

Счетчик 12 инкрементирования содержит (фиг.4) элемент HE 43, счетчики 44-47, элементы И-HE 48 и 49.

Генератор 16 тактов содержит (фиг.5) задающий генератор 50, состоящий из элементов НЕ 51, резисторов 52, кварцевого резонатора 53 и конденсатора 54,счетчики 55 и 56, элементы И-НЕ 57, триггеры 58 и 59, элементы И-HE 60-64, дешифратор 65, конденсатор 66, элементы НЕ 67 и 68, управляющий вход 69, вход 70 пуска и вход 71 разрешения.

Коммутатор 4 сигнала выборки содержит (фиг.6) элемент НЕ 72, триггер 73.и элементы И 74 и 75.

Блок 1 ввода содержит (фиг ° 7) счетчик 76, дешифратор 77, элементы

ИЛИ-НЕ 78-82, элементы НЕ 83-86, элементы И-НЕ 87 и 88, элемент 89 сравнения, триггер 90, элемент И-НЕ 91, элемент ИЛИ"НЕ 92, элемент НЕ 93, элемент И-НЕ 94, триггер 95, элемент

ИЛИ-НЕ 96, элементы И-НЕ 97 и 98, триггер 99, элемент И-НЕ 100, счетчик 101, элемент ИЛИ-НЕ 102, дешифратор 103, буферный регистр на триг" герах 104-119, кнопки 120 клавиатуры, диоды 121 и конденсаторы 122. На фиг.1-7 показаны также связи 123-131 между блоками имитатора.

Имитатор канала работает следующим образом.

В блок 2 с помощью клавиатуры данных.блока 1 при адресном управлении от счетчика 13 заносятся команды

7556

5 146 (из принятого перечня команд) и данные программы. Интерфейсный блок контролируемого внешнего устройства подключается к выводам 19-23 устройства.

При нажатии кнопки "Пуск" клавиатуры управления блока t включается генератор 16, обеспечивающий, начиная с пятого такта, временную последовательность тактов и выполнение программы, начиная с команды, адресуемой счетчиком 13.

Блок 3 анализирует шестнадцатиразрядное слово ОЗУ (Π— старший, 15 — младший разряды слова) на признак типа команды по разрядам 0-5 и разрешает запись разрядов 0-4 блока

2 (в случае адресных команд) нли разрядов 5-9 {в случае команд вводавывода) в пять старших разрядов семиразрядного счетчика 10 (два младших разряда счетчика 10 в этой операции обнуляются). Запись указанных разрядов в счетчик 10 производит установку блока 15 по адресу, начиная с которого, в объеме четырех со.седних ячеек ППЗУ хранится совокупность и последовательность микрокоманд для выбираемой иэ ОЗУ команды;

Адресация в пределах области хранения микрокоманд программной команды осуществляется двумя младшими разрядами счетчика 10.

Наличие логической "1" на выходе блока 15 в разрядах 0-16 двадцатичетырехразрядного слова означает наличие соответствующей микрокоманды, каждая иэ которых выполняет конкретную операцию в имитаторе.

Наличие "1" в разрядах 21-23 микрокоманды, подключенных к входу счетчика 10, означает разрешение анализа условий ветвления программы при выполнении определенных команд. При выполнении этих условий на первом такте счетчик 10 инкрементирует и, следовательно, уходит с адреса слова ППЗУ, где хранятся микрокоманды на случай невыполнения этого условия.

В командах SFC и,.SFS анализируется наличие сигнала готовности (ГТ-0 или ГТ-1) иэ регистра 18 готовности.

В команде СРВ анализируется признак равенства слова ОЗУ с содержимым регистра 7 со схемы 11 сравнения. В команде 1 SZ анализируется признак переполнения счетчика 12.

Инкрементирование счетчика 10 при выполнении одного из названных условий осуществляется при наличии на входе такта с выхода генератора 16.

Для остальных команд иэ принятого перечня разряды 21-23 не программируются.

Команды выполняются циклами, цикл работы устройства равен шести тактам, последовательность которых генерируется с выхода шестиразрядного дещифратора 65.

Выполнение программной команды длится не более четырех циклов, поэтому -старшие пять разрядов счетчика

10 на время ее выполнения не изменяются, а смена совокупностей микрокоманд от цикла к циклу достигается перебором его двух младших разрядов.

В тактах 2-5 выполняются микрооперации, предусмотренные программной командой, в шестом такте счетчик 10 по входу инкрементирует (в первом

25 такте он может инкрементировать дополнительно только в командах с условием), переходит на следующий адрес и т.д. Последовательность процедур в пределах цикла определяется.

З0 номером такта.

В последнем (иэ 4) машинном цикле на выходе двадцатого разряда блока

15 выставляется "1", поступающая на вход счетчика 10 и обеспечивающая в шестом такте запись нового адреса, в результате чего инициируется выполнение следующей программной команды.

Коммутатор 4 (фиг.6) выдает уп4О равляющие потенциалы по одному иэ выводов ВБРО-К, ВБР1-К (для выбора соответствующей карты интерфейсного блока подключаемого периферийного устройства) по признаку команды вво45 да-вывода на время ее выполнения.

Если разряд 15 блока 2 содержит "0", то управляющий потенциал будет на шине ВБРО-К, если "1" - то на шине

ВБР1-К.

Блок 5 осуществляет прием шестнадцатиразрядного слова с шин О-Т15-Т от внешнего устройства при выполнении команды LIB (по микрокоманде нулевого разряда блока 15) в ре55 гистр 7 приема выдачу на шины О-КЭ

15К шестнадцатиразрядного слова иэ

ОЗУ через регистр 8 выдачи по команде ОТА (выставляется микрокоманда первого разряда блока 15), формирует

1467556 интерфейсные сигналы ВП-К, ОСТ-К, ПСБ-К, ВД-К, ПР-К, ОСБ-К шестираэ" рядным регистром 9 (по микрокомандам второго-седьмого разрядов блока 15) при выполнении команд вводавывода. Временная привязка формирования интерфейсных сигналов регистром 9, приема и выдачи информации регистрами 8 и 7 осуществляется генератором 16. Запись в блок 2 также синхронизируется генератором 16.

По команде STB содержимое регистра 7 заносится в ячейку, адресуемую счетчиком 13 микрокомандой с восьмого разряда блока 15.

Схема 11 сравнения рабо-.àåò всег" да, в отличие от счетчика 12, который инкрементирует содержимое ячейки блока 2 девятым разрядом микрокоманды (при вы олнении команды ISZ). Измененное содержимое ячейки блока 2 при наличии. десятого разряда микрокоманды заносится в блок 2 по тому же адресу, по какому происходило считывание при выполнении команды, Запись в шестиразрядный счетчик

13 осуществляется при выполнении ад ресных команд. Счетчик 13 в процедурах выполнения этих команд принимает значения адресов перехода или обращений, содержащихся в шести младших разрядах слова ОЗУ выполняемой коман,ды при наличии микрокоманды разряда

11 блока 15.

Для хранения адреса слова ОЗУ выполняемой команды используется регистр 14, запись в который происходит с выхода счетчика 13 в момент обращения в блок 2 за следующей командой программы. Зались осуществляется с появлением логической "1" с выхода двенадцатого разряда блока 15., После обращений,к ячейкам ОЗУ в процессе выполнения адресных команд адрес выполняемой команды переписывается из регистра 14 в счетчик 13 под управлением тринадцатого разряда микрокомаиды.

При наличии логической "1" в четырнадцатом разряде микрокоманды в

I четвертом такте происходит инкрементирование счетчика 13, благодаря чему обеспечивается выход на адрес следующей команды программы.

Регистр 17 режимов работы трехразрядный, сдвиговый, включенный по кольцевой схеме. Поочередная установка "1" на его выходах осуществляется с каждым нажатием соответствующей кнопки клавиатуры управления блока 1.

Исходное состояние регистра — наличие "1" в гервом разряде — соответствует автоматическому выполнению программы, в котором возможен останов генератора 16 только при выходе в программе на команду останова. Признаком останова генератора 16 в пятом такте в этом случае является появление логической " 1" с пятнадцатого разряда микрокоманды.

Наличие "1" во втором разряде регистра 17 соответствует полуавтоматическому режиму работы, который заключается в том, что останов генератора 16 на пятом такте происходит по окончании выполнения очередной команды программы (при наличии лог гческой "1" с выхода двадцатого разряда микрокоманды).

Наличие "1" в третьем разряде регистра 17 соответствует ручному режиму работы имитатора. Останов генератора 16 происходит в каждом такге цикла.

В любом случае продолжение работы устройства в выбранном режиме может быть продолжено при нажатии пусковой кнопки, сигнал с которой поступает на вход пуска генератора 16.

В двухраэрядный регистр 18 готовности осуществляется запись состоя- . ний шин ГТ-О, ГТ-1 от внешнего устройства для последующего программного анализа (при выполнении команд

БРС, SFS) причем при нулевом значении 15-го разряда этих команд проводится запись состояния шины ГТ-О в первый. разряд, а при единичном значении - во второй. Запись осуществляется при появлении логической "1" в шестнадцатом разряде микрокоманде.

Нулевое содержимое ячейки ОЗУ при обращении счетчиком 13 за командой соответствует пустой команде NOP, которая может использоваться как временная задержка в программе. Если программа не использует весь обьем

ОЗУ и не содержит команды програм.много останова или в программе отсутствуют циклы ожидания и возврата, то по окончании программы счетчик

13 последовательно инкрементирует в каждом четвертом такте (при наличии логической "1" в четырнадцатом разряде микрокоманды), после состояния 77 (в восьмерочном коде) обнч1467556 ляется и, начиная с адреса 0 снова выполняется програима.

С дешифратора 3 по связи 123 на вход счетчика 10 поступают сигналы разрешения ПР.АДР или ПР.В-В. Первый из них (ПР.АДР)„ свидетельствующий о чтении из ОЗУ адресной коианды, коммутирует разряды 0-4 формата команды на информационные входы счетчиков 40 и 41, а второй (ПР.В-2), используя тот же путь следования— разряды 5-9 формата команд вводавывода. Запись укаэанных разрядов, определяющих адрес блока 15,начиная с которого хранится микропрограмма выполнения команды, осуществляется элементом И-НЕ 34 сигналом низкого уровня, появляющимся в шестом такте при наличии логическои "1" с 20-ro разряда блока 15 (П2 (20j ), ответственного за начало выполнения следующей программной команды.

Перебор ячеек ППЗУ в пределах микропрограммы выполняемой команды осуществляется путем инкрементирования счетчиков 40 и 41 по переднему фронту сигнала с выхода элемента И-НЕ 42.

Инкрементирование счетчиков производится по шестому такту (естественный инкремент) в отсутствие "1" на выходе 20-го разряда блока 15 (т.е. после параллельной записи в счетчики) и по первому такту (условный инкремент) в командах с анализом условий: для SFS u SFC признака готовности с регистра 18, для СРВ-признака равенства со схемы 11 сравнения, а для

ISZ — признака переполнения со счетчика 12. Признаки маскируются соответствующими разрядами 21-23 микрохоианды.

Запись в счетчики 44-47 шестнадцатиразрядного слова ОЗУ осуществляется при выставлении логической "1" на выходе 10-го разряда блока 15 (которая выставляется при выполнении микропрограммы выполнения команды

ISZ) а инкремент — по выставлению

"1" с выхода разряда 9 блока 15, в этом случае триггер фиксирует переполнение (сигнал переноса со счетчика 47), на элементах И-HE 48 и 49 на время выполнения микропрограммы выполнения команды разблокируются. Элемент НЕ 43 необходим для создания действующего значения с 10-го разряда блока 15 (фиг.4).

Генератор 16 (фиг.5) обеспечивает генерацию тактовых последовательностей в одном иэ трех режимов, задаваемом регистром 17 °

Триггер 58 вызывает сброс счетчика 55 (т.е. останов генератора) в следующих случаях.

Если регистр 17 находится в сос10 тоянии "Команда". В этом случае в такте Тб по окончании выполнения текущей команды (по признаку (20) ) с выхода элемента Vi-HE 63 появляется логический "0", вызывая через эле15 мент И-НЕ 64 сброс триггера 58.

Айалогично в состоянии "Такт" происходит сброс триггера 58 после генерации очередного такта от элемента И-НЕ 61.

20 С помощью элемента И-НЕ 62 достигается останов в такте Т5 по команде HLT (при ее выполнении выставляется логическая "1" с разряда 15 микрокоманды).

25 Триггер 59 и элемент И"НЕ 60 обеспечивают останов в такте Т5 при нажатии кнопки "Сброс" блока 1.

Установка триггеров 58 в "1", т.е. продолжение работы генератора

30 осуществляется нажатием кнопки

"Пуск" клавиатуры блока 1.

С приходом сигнала низкого уровня, формируемого при ее нажатии, схемой одновибратора на элементах

57, 66 и 67 вырабатывается короткий отрицательный импульс, непосредственно вызывающий срабатывание триггера 58.

Триггер 58 находится в единичном

40 состоянии до момента появления положительного фронта с выхода элемента

И-НЕ 64 при появлении условий останова.

Коммутатор 4 (фиг.б) выполнен на основе триггера 73, управление которого осуществляется пятнадцатым (младшим) разрядом слова ОЗУ (15) .

Состояния прямого и инверсного выходов триггера 73 коммутируются через элементы И 74 и 75 на шины выборки интерфейсных карт подключаемого внешнего устройства при наличии признака команды ввода-вывода (ПР.В-В) с выхода дешифратора 3.

Блок 1 (фиг.7) структурно состоит из схемы сканирования клавиатуры, схемы антидребезга, схемы выдачи управляющих воздействий и буферного регистра клавиатуры.

1467556

Буферный регистр клавиатуры, используемый в операциях записи в ОЗУ и установки начального адреса ОЗУ, выполнен на триггерах 104-119. Записью в регистр управляет схема, сос5 тоящая из триггера 99, элемента ИНЕ 100, счетчика 101 и дешифратора

103.

В исходном состоянии кнопкой

СБР.ИНД. через элемент ИЛИ-НЕ 102 счетчик 101 сбрасывается, задавая тем самым старший разряд регистра.

Запись в него ("0" или "1") осуществляется при нажатии кнопок данных (0-7). При первом нажатии по сигналу с элемента И-НЕ 94 сбрасывается триггер 99 и остается в этом состоянии до последнего (шестого) нажатия (т.е..пока нв заполнится весь буфер). 2О

По сигналу Р высокого уровня с частотой f1(500 кГц) дешифратор 103 выдает импульсы записи на триггер 104, s результате чего младший разряд кода цифры нажатой кнопки записывает- 25 ся в старший разряд регистра.

После отжатия кнопки сигнал Ь пропадает, счетчик 101 выходит (ин,крементирует) на адрес старшей триады буферного регистра, а стробы записи с элемента И-HE 98 блокируются.

Если ошибочно произведено седьмое нажатие, то повторная запись в буферный регистр блокируется за счет взведения (установки в "- I") триггера

99 в момент отпускания кнопки заполнения младшей триады буфера (т.е. в триггеры 117-119) при шестом кажа« тии.

Запись в ОЗУ с блока 1 осуществля- 40 ется из буферного регистра клавиатуры при нажатии кнопки "Запись" (no сигналу "Запись" с выхода элемента

ИЛИ-НЕ 79) .

После отжатия этой кнопки счетчик 13 инкрементирует. Аналогично происходит установка адреса счетчика

13 при нажатии кнопки У.А.

Схема сканирования клавиатуры состоит из счетчика 76, дешифратора 77 и элемента И-НЕ 97.

На вход элемента И-НЕ 97 подается частота опроса f =500 кГц со встроенного генератора (схемы генераторов частот f, и f условно не показаны), с которой опрашиваются кнопки клавиатуры.

При нажатии кнопки сигнал нулевого уровня появляется на входе элемен та НЕ 86, вызывая через фильтр, собранный на элементе И-, НЕ 87, взведение триггеров 90 и 95, в результате чего импульсы частоты Й с выхода элемента И-НЕ 97 блокируются и сканирование прекращается. Если была нажата кнопка управления, то на выходе элемента ИЛИ-НЕ 92 появляется сигнал "1", разрешающей через элемент НЕ 86 прохождение соответствующего сигнала.со схемы выдачи управляющих воздействий блока 1.

Состояние клавиши контролируется схемой антидребезга частотой f< (=300 Гц), период которой выбран больше времени существования дребезга (=3 мс).

При отпускании кнопки сначала сбрасывается триггер 90, а затем. триггер 95. Сброс триггера 90 осуществляется сигналом с одновибратора, выполненного на элементах 88 и

89. Частоты f, и f синхронизированы

Выдача сигнала b (разрешения записи в буфер клавиатуры) высокого уровня элементов ИЛИ-НЕ 96 блокируется также при нажатии кнопок управления. Выходы буферного регистра.клавиатуры (БРК 0 1 - 151 ) подключаются к входу блока ОЗУ 2, а инверсные выходы триггеров 105-110 (не показаны) — к входу счетчика 13.

Формула изобретения

Имитатор канала, содержащий дешифратор типа команды, регистр режимов, блок оперативной памяти, выход которого подключен к информационным входам коммутатора сигнала выборки, регистра выдачи информации, счетчика инкрементирования и первому информационному входу счетчика адреса, блока ввода, первый выход которого соединен .с входом записи программы имитации блока оперативной памяти, а второй-выход — с входом пуска генератора тактов, блоК Постоянной памяти, выход которого подключен к входам разрешения записи регистра адреса оперативной памяти, регистра приема информации, регистра выдачи информации, блока оперативной памяти, счетчика адреса оперативной памяти и первому разрядному информационному входу счетчика адреса постоянной памяти, вторым разрядным информационным входом подключенного к пер14

1467556

7(Р7 вому выходу счетчика инкрементирования, первый информационный вход блока оперативной памяти соединен с выходом регистра приема информации, адресный вход блока постоянной памяти сое5 динен с выходом счетчика адреса постоянной памяти, о т л и ч а ю щ и й— с я тем, что, с целью сокращения ап. паратурных затрат имитатора, в него введены схема сравнения, регистр готовности и регистр интерфейсных сигналов, причем выход блока оперативной памяти соединен с первым информационным входом схемы сравнения, информационным входом регистра готовности, третьим разрядным информационным входом счетчика адреса постоянной памяти и через дешифратор типа команды с управляющим входом коммутатора сигнала выборки и входом разрешения записи счетчика адреса постоянной памяти, четвертый и пятый разрядные информационные входы которого подключены соответственно к выходам схемы сравнения и регистра готовности, управляющим входом соединенного со счетными входами счетчиков адреса оперативной и постоянной памяти, выходом генератора тактов, синхронизирующими входами блока оперативной.памяти, регистров приема и выдачи информации и регистра интерфейсных сигналов, информационный вход которого подключен к выходу блока постоянной памяти, выход регистра приема информации соединен с вторым информационным входом схемы сравнения, информационный вход и выход регистра адреса оперативной памяти соединены соответственно с выходом и вторым информационным входом счетчика адреса оперативной памяти, третьим информационным входом подключенного к второму выходу блока ввода и через регистр режимов к входу режима генератора тактов, разрешающий вход которого соединен с выходом блока постоянной памяти и счетным входом счетчика инкрементирова--. ния, второй выход которого и выход счетчика адреса оперативной памяти подключены соответственно к второму информационному и адресному входам блока оперативной памяти, выход коммутатора сигнала выборки, группа выходов регистра выдачи информации, группа выходов регистра интерфейсных сигналов являются соответствующими выходом и группами выходов имитатора для подключения к шинам выборки, входным информационным шинам и шинам управления внешнего устройства, группы входов регистра приема информации и регистра готовностей являются соответствующими группами входов имитатора для подключения к выходным информационным шинам и шинам готовности внешнего устройства.

14б7556

750 D)

1467556 юг. Ф

l 467556!

4675 56

Ъ Ъ

% Ъ.

Ф л >

Ъс

Ъ ъ ъ

Ъ

Ъс

Ъ л. ю ац, сь ч % е ) э ъ

4 ло Ъ

° ° Ф ° в Ч сц л ч- ъ 4> Я в с а

Н

Ф . °

, з Ъ, Ф э г — ъ е 0 N о о л Ч 6 О О с, М,