Двустабильный триггер,сохраняющий информацию при отключении питания

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в управляющих комплексах для автоматизированных систем управления. Цель изобретения - увеличение допустимой длительности перерыва питания при сохранении быстродействия. Устройство содержит бистабильную ячейку на входном и выходном транзисторах 1 и 2, конденсатор памяти 3, разрядный транзистор 4, запорный транзистор 6, шины сброса 7, записи информации 8, питания 9 и общую 10. За счет введения дополнительных полевого транзистора 5 и биполярного транзистора 14, управляемого сигналом записи информации, перезаряд конденсатора памяти производится входным сигналом параллельно переключению триггера, что позволяет повысить быстродействие при том же допустимом перерыве питания или увеличить допустимую длительность перерыва питания. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 К 3/286, 17/24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ПКНТ СССР (21) 4220829/24-21 (22) 01.04.87 (46) 07.04.89, Бюл. ¹ 13 (72) В.К.Семеновский (53) 621.374 (088.8) (56) Авторское свидетельство СССР № 320931, кл. Н 03 К 17/22, 11 ° 12.69. (54) ДВУСТАБИЛЬНЫЙ ТРИГГЕР, СОХРАНЯЮЩИЙ ИНФОРМАЦИЮ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в управляющих комплексах для автоматизированных систем управления ° Цель изобретения— увеличение допустимой длительности перерыва питания при сохранении быст„„SU„„1471284 А1 родействия. Устройство содержит бистабильную ячейку на входном и выходном транзисторах 1 и 2, конденсатор памяти 3, разрядный транзистор 4, запорный транзистор б, шины сброса 7, записи информации 8, питания 9 и общую .10. 3а счет введения дополнительных полевого транзистора 5 и биполярного транзистора 14, управляемого сигналом записи информации, перезаряд конденсатора памяти производится входным сигналом параллельно переключению триггера, что позволяет повысить быстродействие при том же допустимом перерыве питания или увеличить допустимую длительность перерыва питания. 1 ил.

1471284

Изобретение относится к автоматике и вычислительной технике и может быть использовано в управляющих комплексах для автоматизированных систем управления.

Целью изобретения является расширение области применения за счет увеличения допустимой длительности перерыва питания при сохранении быстродействия и повышение быстродействия при той же допустимой длительности перерыва питания.

На чертеже приведена электрическая принципиальная схема устройства. 15

Двустабильный триггер, сохраняющий информацию при отключении питания, содержит бистабильную ячейку на входном транзисторе 1 и выходном транзисторе 2, конденсатор 3 памяти разрядный транзистор 4, дополнительный полевой транзистор 5 в цепи связи, запорный транзистор 6, шины сброса 7, записи информации 8, питания 9 и общую 10; первый 11, второй 25

12, третий 13 резисторы и дополнительный биполярный транзистор 14.

Двустабильный триггер, сохраняющий информацию при отключении питания, работает следующим образом. 30

После включения напряжения питания дополнительный полевой транзистор 5 открыт, обеспечивая гальваническую связь конденсатора 3 памяти с затвором входного транзистора 1 триггера.

При подаче импульса на шину 7 сброса

35 выходной транзистор 2 триггера и разрядный транзистор 4 отпираются, благодаря чему триггер переводится в состояние логического О а конден 40 сатор 3 памяти разряжается. После окончания импульса сброса разрядный транзистор 4 запирается, а выходной транзистор 2 остается открытым.

В случае подачи импульса по шине

8 записи информации отпираются вход45 ной транзистор 1 и дополнительный биполярный транзистор 14, который, в свою очередь, через второй резистор 12 отпирает запорный транзистор

6, нормально закрытый благодаря наличию первого резистора 11. При этом конденсатор 3 памяти быстро saряжается через запорный транзистор

6 (и малое сопротивление в цепи коллектора, показанное на чертеже пунк-. тиром, величина которого определяется допустимым током через запорный транзистор 6). После окончания импульса записи информации дополнительный биполярный транзистор 14 и saпорный транзистор 6 запираются.

В случае отключения напряжения питания дополнительный полевой транзистор 5 запирается и, так как транзисторы 4, 6 и 14 заперты, напряжение на конденсаторе памяти остается равным напряжению на затворе входного транзистора 1 в момент отключения (медленно уменьшаясь по мере разряда конденсатора через сопротивления утечки) °

После восстановления напряжения питания (в пределах времени, в течение которого величина напряжения на конденсаторе 3 остается достаточной для отпирания входного транзистора 1) сразу же отпирается дополнительный полевой транзистор 5 и напряжение на конденсаторе 3 памяти по,цепи связи через третий резистор 13 прикладывается к затвору входно о транзистора 1, устанавливая его (a значит, и весь триггер) в состояние, бывшее до пропадания напряжения питания.

Формула изобретения

Двустабильный триггер, сохраняющий информацию при отключении питания, содержащий бистабильную ячейку, состоящую из входного и выходного транзисторов, конденсатор памяти, разрядный и запорный транзисторы, шины записи, сброса питания и общую, первый вывод конденсатора памяти подключен к общей шине, второй вывод— к коллекторам запорного транзистора и разрядного транзистора, эмиттер которого подключен к общей шине, а база — к шине сброса, база запорного транзистора через первый резистор подключена к шине питания, к первому и. второму входам бистабильной ячейки подключены соответственно шины записи и сброса, о т и и ч а ю— шийся тем, что, с целью расширения области применения за счет увеличения допустимой длительности перерыва питания при сохранении быстродействия и повышения быстродействия при той же допустимой длительности перерыва питания, в него дополни-. тельно введены полевой и биполярный транзисторы, а разрядный транзистор имеет противоположный тип проводи1471284

Составитель А.Цехановский

Техред M.Дндык Корректор Н.Король

Редактор Г.Гербер

Заказ 1617/55 Тираж 880 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 мости, причем эмиттер запорного транзистора подключен к шине питания, а база через второй резистор — к коллектору дополнительного биполяр5 ного транзистора, эмиттер которого подключен к общей шине, а база— к шине записи, исток дополнительного полевого транзистора подключен к второму выводу конденсатора памяти, затвор — к шине питания, а сток через третий резистор — к первому входу бистабильной ячейки.