Устройство для контроля канала связи

 

Изобретение относится к электросвязи и может быть использовано для контроля каналов связи с неравномерно изменяющимися уровнями принимаемых сигналов, преимущественно каналов метеорной связи. Цель изобретения - повышение точности контроля и прогнозирования оценки канала связи путем учета скорости изменений уровня принимаемых сигналов. Устройство содержит N аттенюаторов 1, N+1 компараторов 2, хронизатор 3, N+1 счетчиков 4, датчик 5 интервалов анализа, N блоков 7 деления, N логарифматоров 8, сумматор 9, делитель 10, блок 11 регистрации. Для достижения цели в устройство введен блок 6 регулировки периода анализа, автоматически изменяющий длительность анализа в соответствии со скоростью изменения уровня принимаемого сигнала. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1478353 A 2 ц1) 4 Н 04 В 3/46//EI 04 В 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1241502 (21) 4303739/24-09 (22) 11. 09.87 (46) 07.05.89. Вюл. ¹ 17 (72) В.В. Давыденко (53) 621.396.664(088.8) (56) Авторское свидетельство СССР

Ф 1075424, кл. Н 04 В 3/46, 1982.

Авторское свидетельство СССР № 1241502, кл, Н 04 В 17/00, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАНАЛА

СВЯЗИ (57) Изобретение относится к электросвязи и м.б. использовано для контроля каналов связи с неравномерно изменяющимися уровнями принимаемых сигналов, преимущественно каналов метеорной связи. Цель изобретенияповышение точности контроля и прогнозирования оценки канала связи путем учета скорости изменений уровня принимаемых сигналов. Устр-во содержит и аттенюаторов 1, и+1 компараторов

2, хронизатор 3, n+i счетчиков 4, датчик 5 интервалов анализа, и блоков 7 деления, и логарифматоров 8, сумматор 9, делитель 10. блок 11 регйстрации. Для достижения цели в устр-во введен блок 6 регулировки периода анализа, автоматически изменяющий длительность анализа в соответствии со скоростью изменения уровня принимаемого сигнала, 2 э.п.

A-лы, 3 ил.

1478353

И з A б p (. ò <." < è < . -> т и п <",1 ò < Я 1< э,не к T p освязи, может быть ислопт зонано дпя контроля каналов снл зи <.. неравномерно изменяющимися ур<1ннями иринимаемь<х сигналов, преимущественно кана5 лов метеорной связи и является усонершенстнонанием изобретения ло ант. сн. 1т1 1241502.

Цель изобретения — повышение точ10 ности контроля и прогнозирования оценки канала связи путем учета скорости изменений уроння принимаемых сигналов.

На фиг, 1 приведена структурная электрическая схема устройства для контроля канала. связи, на фиг, 2— структурная электрическая схема блока регулировки периода анализа; на фиг. 3 — структурная электрическая схема блока памяти. 20

Устройство для контроля канала связи содержит и аттенюаторов 1, n+1 компараторов 2, хронизатор 3, n+1 счетчиков 4, датчик 5 интервалов анализа, блок 6 регулировки периода 25 анализа, п блоков 7 деления, и логарифмов 8, сумматор 9, делитель 10, блок 11 регистрации„

Блок регулировки периода анализа содержит дептифратор 12, блок 13 раз- 30 решения, комиаратор 14, блок 15 вычитания, блок 16 памяти, перемножитель

17. элемент 18 задержки, второй блок

19 деления, делитель 20, первый блок

21 деления. Блок памяти содержит эле- 35 мент 22 задержки, одновибратор 23, элемент И 24, датчик 25, элемент 26 запрета, элемент ИЛИ 27.

Устройство для контроля канала связи работает следующим образом.

Первоначально значение периода анализа Т<1 устанавливается на основании статистических экспериментальных данных о вариациях метеорного потока. 45

Огибающая входного сигнала поступает на последовательно соединенные аттенюаторы 1, Каждый аттенюатор 1 уменьшает сигнал на К дБ, что равнозначно увеличению порогового уровня каждого соответствующего компаратора 2, на вход которого поступает этот сигнал, на К дБ. Компараторы 2 с определенной частотой олрашиваются сигналами с ныхода хронизатора 3, Если но время опроса сигнал, поступающий на вход одного из компараторон 2, превышает пороговый уровень, то вырабатывается <-игнал, который записывает единицу н соответствующий счетчик 4. Счетчики 4 подсчитывают количество единиц, поступивших за время всех метеорных отражений н течение периода анализа при превышении амплитудой принятых сигналов порогов соответствующих компараторов

2. По окончании периода анализа датчик 5 интервалон анализа формирует импульс, при поступлении которого на другие входы счетчиков 4 показания последних считываются и попарно подаются на входы блоков 7 деления, осуществляющих деление этих показаний в цифровом виде. Одновременно показания первого счетчика 4 записываются н блок 6 регулировки периода анализа. Результаты деления с выходов блоков 7 деления подаются на логарифматоры 8 и далее поступают на и входов сумматора 9 с усреднением.

Усредненные значения логарифмов отношений показаний счетчиков поступают на делитель 10 с коэффициентом деления К для определения оценки распределения амплитуд огибающей, Результат вычисления с выхода делителя 10 записывается в блок 11 регистрации по сигналу с датчика 5 интервалов анализа, который поступает в блок 11 регистрации через н11емя, равное периоду анализа.

После каждого,j-го периода анализа в блоке 6 регулировки периода анализа вычисляется отношение количества единиц с выхода первого счетчика 4 к длительности анализа, которое для постоянной и известной длительности сигнала опроса пропорционально величине коэффициента заполнения

V.=N/Т

Предварительно должна быть задана погрешность прогнозирования оценки состояния канала, например 10 . Тогда при выполнении условия

1Ч V Р!7/091ч производится формирование сигнала на изменение периода анализа в соответствии с формулой

0 1Vj

Т = Т +1 3 iV>- V 1

С выхода блока 6 регулировки. периода анализа сигнал на изменение периода анализа поступает на второй вход датчика 5 интервалов анализа. В слу1478353 чае, если указанное неравенство не выполняется, период анализа не изменяется и остается равным первоначально установленному значению Т .

Блок 6 регулировки периода анализа работает следующим образом.

С выхода первого счетчика 4 результаты подсчета числа единиц N эа время анализа поступают на первый вход первого блока 21 деления, где определяется величина 7 на основании поступающих на второй вход с выхода блока 16 памяти значений периода анализа Т . 15

В блоке 15 вычитания (по абсолютной величине) производится определение модуля разности между результатом деления и результатом определения этой величины на предшествующем интервале анализа, поступающей через элемент 18 задержки, В делителе 20 величина Ч умень1 шается в 10 раз (или другое количество, устанавливаемое исходя из зада- 25 ваемой погрешности прогнозирования оценки состояния канала), Во втором блоке 19 деления производится деле\ ние числа, поступающего на первый вход с выхода делителя 20, на число, 30 поступающее на второй вход с выхода блока 15 вычитания. Частное от деления с выхода блока 19 деления поступает на первый вход перемножителя

17. В компараторе 14 производится сравнение величин сигналов, поступающих с выходов делителя 20 и блока 15 вычитания. Если первая оказывается меньше второй, на выходе компаратора

14 формируется напряжение, соответ- 40 ствующее 1, в противном случае — О.

Выходное напряжение компаратора 14 подается в блок 16 памяти и на блок

13 разрешения. На выходе блока 16 памяти на основании поступающего сигнала формируется значение длительности периода анализа, определенное по результатам расчета на текущем интервале анализа Т или первоначаль"3 но установленное Т, соответственно, откуда поступает на входы блока 21 и перемножителя 17. В перемножителе

17 рассчитывается значение Т которое поступает на первый вход блока 16 памяти и при наличии разрешающего сигнала на управляющий вход блока 13 разрешения поступает на вход дешифратора 12. Дешифратор 12 формирует сигналы на управление ключевой схемой, подключающей элсменты в схеме датчика 5 интервалов анализа, выполненного в виде генератора импульсов с регулируемой частотой следования. Если с выхода компаратора 14 не поступает разрешающий сигнал, в блоке 16 памяти формируется величина длительности анализа, соответствующая первоначально установленному значению То, блок 13 разрешения оказывается закрытым и сигналы с выхода перемножителя 17 на вход дешифратора 12 не поступают. В этом случае дешифратор 12 формирует сигналы на подключение элементов, обеспечивающих длительность анализа Т, соответствующую величине первоначально установленного периода, Блок памяти работает следующим образом.

С выхода перемножителя 17 результат расчета величины Т 1+, поступает на элемент 22 задержки. При поступлении на другой вход разрешающего сигнала с выхода компаратора 14 одновибратор 23 формирует импульс, который поступает на элемент И 24 и дает возможность сигналу с выхода элемента 22 задержки пройти через элемент ИЛИ 27 на выход блока, обеспечив подачу значений величины

Т на входы блоков 17 и 21, ОдноJ временно закрывается элемент запрета

26 и сигнал с выхода датчика 25 на элемент ИЛИ 27 прекращает поступать.

При отсутствии разрешающего сигнала с выхода компаратора 14 сигналы от датчика 25 соответствующие первоначально устанавливаемой величине периода анализа Т, через открытый элемент 26 запрета подаются на элемент ИЛИ 27 и далее на выходе блока

16 памяти. формулаизобретения

1. Устройство для контроля канала связи по авт. св. У" 1241502, о т— л и ч а ю щ е е с я тем, что, с целью повышения точности контроля и прогнозирования оценки канала связи путем учета скорости изменений уровня принимаемых сигналов, введен блок регулировки периода анализа, вход которого подключен к выходу первого счетчика, а выход к второму входу датчика интервалов анализа.

1478353

3. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что датчик интервалов анализа выполнен в виде генератора импульсов с регулируемой частотой следования.

Фив 8

Составитель А. Сеселкин

Техред Л.Сердюкова Корректор Т. Малец

Редактор Л. Зайцева

Заказ 2374/55 Тираж 627 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

2. Устройство по и, 1, о т л и— ч а ю щ е е с я тем„что блок регулировки периода анализа ".îäåðæèò последовательно соединенные первый

5 блок деления, делитель, второй блок деления, перемножитель, бпок разрешения и дешифратор, выход которого является выходом блока регулировки периода анализа, последовательно сое- 10 диненные элемент задержки, блок вычитания, компаратор и блок памяти, выход которого подключен к второму входу перемножителя и к первому входу первого блока деления, второй вход 15 которого является входом блока регулировки периода анализа, причем выход перемножителя подключен к второму входу блока памяти, выход делителя подключен к второму входу компаратора, выход первого блока деления подключен к входу элемента задержки и к второму входу блока вычитания, выход кото" рого подключен к второму входу второго блока деления.