Приемник дискретной информации

 

Изобретение относится к электросвязи. Цель изобретения - повышение достоверности приема. Приемник дискретной информации содержит демодуляторы 1, фильтры 2 нижних частот, исполнительные блоки 3, блок 4 преобразования управляющего сигнала во временной сдвиг, блоки памяти 5 и 6, инверторы 7-12, сумматоры-накопители 13-16, умножители 17 и 18 и сумматор 19. Цель достигается за счет обеспечения ускорения вхождения в связь, с помощью введенных блока 6 памяти, инверторов 7-12, сумматоров-накопителей 14-16 и умножителя 18. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4 Н 04 L 27/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Фиг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

К ABTOPCHOIVIV СВИДЕТЕЛЬСТВУ (21) 4241426/24-09 (22) 06.05.87 (46) 30.06.89. Бюл. Р 24 (72) С.Б.Клейбанов, Н.Л.Логунова, Д,А.Цирельсон и В.И.Седов (53) 621.394.62 (088.8) (56) Авторское свидетельство СССР

Р 1104684, кл. Н 04 L 27/22, 1982, (54) ПРИЕМНИК ДИСКРЕТНОЙ ИНФОРМАЦИИ (57) Изобретение относится к электросвязи. Цель изобретения — повышение достоверности приема. Приемник дис„„SU,„14 0724 A 1

2 кретной информации содержит демодуляторы 1, фильтры 2 нижних частот, исполнительные блоки 3, блок 4 преобразования управляющего сигнала во временной сдвиг, блоки 5 и 6 памяти, инверторы 7-12, сумматоры-накопители

13-16, умножители 17 и 18 и сумматор

19. Цель достигается эа счет обеспечения ускорения вхождения в связь с помощью введенных блока 6 памяти, инверторов 7-12, сумматоров-накопителей 14-16 и умножителя 18. 2 ил.

1490724

ЙО(С) Г Т

= pX(nT — -) + X(nT + -) — X((n + 1)Т вЂ” -) — X((n

Т Т

dñ 4

4 4 — -) + X(nT + -) + X((n + 1)T — -) — X((n + 1)T + -)J +

Т Т Т Т

4 и

4 4)

+ -) — Y((n — 1)T - -) — К((+ 1)T + -)J P-К(т — -) +

Т Т Т 1 Г Т

4 4 4 ) 4

+ 1)т — -) — Y((n — 1)т + -)J. (5)

Т Т 1

4 4)

Т1

+ 1)Т + — ) -Х(пТ

4) с Т

Y(nT — -)+ Y(nT +

Y(nT + -) + Y((n +

Т

Изобретение относится к технике электросвязи и может быть использовано в системах передачи и приема дискретной информации.

Цель изобретения — повышение достоверности приема за счет ускорения вхождения в связь.

На фиг.1 изображена структурная электрическая схема предлагаемого приемника; на фиг.2 — схема блока преобразования управляющего сигнала во временной сдвиг.

Приемник содержит демодуляторы 1, фильтры 2 нижних частот) исполнитель- 15 ные блоки 3, блок 4 преобразования управляющего сигнала во временной сдвиг, первый и второй блоки 5 и 6 памяти, первый — шестой инверторы

7-12, первый — четвертый сумматоры- 2р накопители 13-16, первый и второй умножители 17 и 18 и сумматор 19.

Блок 4 состоит из генератора 20 задающей частоты, элемента 21 запрета, элемента И 22, элемента ИЛИ 23, 25 делителя 24, фазового дискриминатора 25 и блока 26 переключения.

Принятый сигнал поступает на входы демодуляторов 1 после автоматической регулировки по уровню с выходов де- ур модуляторов 1. Синфазная и квадратурная составляющие демодулированного принятого сигнала по одинаковым цепям, содержащим .фильтры 2 низкой частоты и исполнительные блоки 3, поступают в дискретные моменты вре3„ мени t = 1/(2 f c 4), где f — частота посылки информационных символов или основная тактовая частота, по каждому подканалу на блоки 5 памяти 40 сигналов, в которых информация сдвигается через каждые 0>25 такта синхрониэирующей частоты.

Сигнал (5), получаемый на выходе сумматора 19, управляет моментом считывания на этапе "вхождения в связь" по синхропоследовательности (А,В) по

Блоки 5-9 образуют сигнал, равный градиенту от критерия по такту во время передачи синхрониэирующей последовательности (точки А, В). Получается он следуюиям образом, По синфазному каналу в это время передается сигнал

X(t) = З.sin(-(t + ь )), (1) а по квадратурному

Y(t) = -1)5 (1+sin(-(t + < )) ) ) ) )(2> где t — - текуп1ий момент времени;

Т =1/

/ (2f ) — тактовый интервал или врес мя между посылками двух последовательных информационных символов; л

c — - неизвестная фаза сигнала.

Сигналы для следующих корректирующих устройств приемника и далее для потребителя считываются в дискретные моменты времени п Т с дополнительного выхода блока 5 памяти сигналов, где информация сдвинута относительно входа блока памяти сигналов на Т/4. За критерий принят квадрат расстояния между точками А,В: () = S (АВ) = 45sin ñ,. (3)

Т

Максимум критерия соответствует правильному выбору момента считывания. Градиент от критерия по такту

dQ(u ) 9Q i< — sin- cos- с . (4)

dw(Т Т Т

Величина (4) определяется из сигналов, взятых с выхода блока 3 в последовательные моменты времени с дискретностью Т, сдвинутые на Т/4 относительно основных моментов считывания n T, т.е (n T — T/4), (n Т + Т/4), ((n + 1) Т вЂ” Т/4), (n + 1) ) Т + Т/4): команде от входа, поступающей на блок блок 4, на фиксированном отрезке времени. Регулирование тактовой синхронизации во время передачи синхропос5 1490 ледовательности (А,В) осуществляется до тех пор, пока управляющий сигнал с сумматора 19 не станет равным нулю, что соответствует правильному выбору момента считывания.

При этом блок 4 преобразования управляющего напряжения во временной сдвиг работает спедующим образом.

Управляющий сигнал поступает с сум-1ð сумматора 9 на блок 26 переключения, который пропускает этот сигнал на фазовый дискриминатор 25 только во время передачи синхропоследовательности (А,В). Сигналом для включения 15 блока 26 служит занижение уровня входного сигнала в течение 48 тактовых интервалов, что осуществляется соединением дополнительного входа блока 26 с входом приемника. По окон- 20 чании передачи синхропоследовательности (А,В) блок 26 отключает сигнал с выхода сумматора 19 от входа фазового дискриминатора 25. Далее настройка момента считывания осуществляется по другому сигналу, т.е. сигнал на фазовый дискриминатор 25 поступает от другой схемы (не показана).

Блок 5 памяти в каждом подканале предстаьляет собой группу из шести последовательно соединенных регистров, в каждом из которых содержатся последовательные отсчеты принятого сигнала через четверть такта Т/4.

Сигналы снимаются с соответствующих отводов через каждый такт Т в момен-ы времени t = и Т, Сигнал, считываемый с каждого подканала с выхода регистра (T.е ° с дополнительного выхода блока 5) и поступающий на 40 выходную клемму в тактовые моменты времени t = п Т, соответствует, таким образом, в синфазном подканале сигналу X((n + 1) Т) и в квадратурном Y((n + 1) ° Т).

Сигналы, считываемые с четырех

-основных выходов блока 5, соответствуют в синфазном подканале Х((п + 1)

iT + Т/4), Х((п + 1) ° T — Т/4), X x (п T + Т/4), X(n Т вЂ” Т/4), а в квадратурном Y((n + 1) ° Т + N/4), Y((n +

+ 1) ° Т вЂ” Т/4), Y(n T + T/4), Y(n Т вЂ” Т/4), 55

Формула изобретения

Приемник дискретной информации, содержащий демодуляторы, входы кото724 рык соединены и являются входом приемника, а выходы через соотвествующие фильтры нижних частот соединены с первыми входами исполнительных бло-, ков, вторые входы которых соединены с выходом блока преобразования управляющего сигнала во временной сдвиг, первый вход которого соединен с выходом сумматора, а также первые блок памяти, сумматор-накопитель и умножитель, выход одного исполнительного блока соединен с входом первого блока памяти, отличающийся тем, что, с целью повышения достоверности приема за счет ускорения вхождения в связь, введены второй блок памяти, второй, третий, четвертый сумматоры-накопители, шесть инверторов, второй умножитель, причем первый, второй выходы первого блока памяти соответственно через первьй, второй инверторы соединены с первым и вторым входами первого сумматоранакопителя, третий и четвертый входы которого соединены с третьим и четвертым выходами первого блока памяти, выход первого инвертора соединен с первым входом второго сумматора-накопителя, второй, третий входы которого соединены соответственно с вторым и третьим выходами первого блока памяти, четвертый выход которого через третий инвертор соединен с четвертым входом второго сумматора-накопителя, выход которого и выход перного сумматора-накопителя соединены с соответствующими входами первого умножителя, выход которого соединен с первым входом сумматора, выход другого исполнительного блока соединен с первым входом второго блока памяти, первый и второй выходы которого соответственно через четвертый и пятый инверторы соединены с первым и вторым входами третьего сумматора-накопителя, третий и четвертый входы которого соединены с третьим и четвертым выходами первого блока памяти, выход четвертого инвертора соединен с первым входом четвертого сумматора-накопителя, второй и третий входы которого соединены с вторым и третьим выходами второго блока памяти, четвертый выход которого через шестой инвертор соединен с четвертым входом четвертого сумматора-накопителя, выход которого и выход третьего сумматора-накопителя соединены с соответ1490724

Фие. 2

Составитель Н.Лазарева

Техред М.Дидык

Редактор А.Огар

Корректор С.Черни

Заказ 3761/57 Тирах 626 Подписное

ВНЫПП4

ЯППИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35 ° Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина 101

Ф ствующими входами второго умножителя, выход которого соединен с вторым входом сумматора, второй вход блока преобразования управляющего сигнала во временной сдвиг соединен с входами демодуляторов, соответствующие выходы первого и второго блоков памяти являются выходами приемника,