Устройство для компенсации случайных акустических колебаний в конструкциях и средах

 

Изобретение относится к технической акустике и может быть использовано для компенсации акустических колебаний, возникающих в механических конструкциях и средах под действием работающих источников стационарных колебаний, например механизмов. Цель изобретения - увеличение быстродействия работы устройства. Обработка сигналов с помощью быстрых преобразователей Фурье позволила осуществить одновременное управление коэффициентами нерекурсивного фильтра и увеличить быстродействие работы устройства, так как время сходимости предложенного процесса компенсации равно одному циклу управления. 1 з.п. ф-лы, 3 ил.

союз соеятсних социАлист1ивсних

РЕСПУБЛИК

С 10 К 11/Оо р ó лщ ч ц ги

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

Фив. 2

ГОСУДЮСтВЕННЫй KOMHTET п0 иэоич-:тиниен и ото ытиям

Гмэи Гннт сссР (21) 4218218/24-10 (22) 30. 01 .87 (46) 15.07.89. Бюл. Р 26 (72) Г. С. Любашевский, А.И. Орлов, Б.Д. Тартаковский и M.Ñ. Чувильчиков (53) 534.23(088.8) (56) Авторское свидетельство СССР

И 1073795, кл. G 10 К 11/00, опублик. 1984. (54) УСТРОЙСТВО ДЛЯ КОМПЕНСАЦИИ СЛУЧАЙ1Ъ|Х АКУСТИЧЕСКИХ KOJIEBAI HA II КОНСТРУКЦИЯХ И СРЕДАХ (57) Изобретение относится к технической акустике и может быть использовано для компенсации акустических

„.SU„„1494031 А 1 колебаний, возникающих в механических конструкциях и средах под действием работающих источников стационарных колебаний например, механизмов. Цель изобретения — увеличение быстродействия работы устройства.

Обработка сигналов с помощью быстрых преобразователей Фурье позволяет осуществить одновременное управление коэффициентами нерекурсивного фильтра и увеличить быстродействие работы устройства, так как время сходимости предложенного процесса компенсации равно одному циклу управления. 1 з.п. ф-лы, 3 ил .

1494031

Изобретение относится к технической акустике и может быть использо вано для компенсации акустических колебаний, возникающих в механических конструкциях и средах под действием работающих источников колебаний.

Цель изобретения — увеличение быстродействия работы устройства.

На фиг. 1 приведена схема предложенного устройства; на фиг. 2 схема блока измерений; на фиг. 3 схема вычислителя.

Устройство для компенсации акустических колебаний в конструкциях и средах содержит последовательно соединенные приемник 1 колебаний, нерекурсиэный цифровой фильтр 2 и излучатель

3, установленный на конструкции или среде 4, возбуждаемой механизмом 5, 20 последовательно соединенные контрольный приемник 6, установленный в области компенсации, и линию задержки 7, блок 8 измерений, вход 9 которого соединен с выходом !О линии эа- 25 держки фильтра 2, а вход 11 — с выходом линии 7 задержки, вычислитель

12, блок 13 буферной памяти и быстрый обратный преобразователь 14 Фурье, причем вычислитель 12 входом 15 30 подключен к выходу блока 8 измерений, входом 16 — к выходу блока 13 буфер.ной памяти и входу преобразователя

l4, выходом 17 — к входу блока 13 буферной памяти, а выходом 18 — к выходщ записи блока 13 буферной памяти, а выход преобразователя 14 соединен с управляющим входом 19 фильтра 2.

Блок 8 измерений содержит быстрые преобразователи 20 и 21 Фурье, входы 40 которых являются соответственно входами 9 и !1 блока 8 измерений, блоки

22 и 23 умножителей, первые входы которых соединены с выходами соответственно преобразователей 20 и 21, 45 блок 24 комплексного сопряжения, вход которого объединен с первым входом блока 22 умножителей, а выход подключен к вторым входам блоков 22 и

23 умножителей, и блок 25 делителей, 5р вход делителя которого соединен с выходом блока 22 умножителей, вход делимого - с выходом блока 23 умножителей, а выход является выходом бло-! ка 8 измерений.

Вычислитель 12 содержит блок 26 умножителей, первый вход которого явля- ется входом 15 вычислителя 12, блок °

27 сумматоров, первый (положительный) вход которого является входом

I6 вычислителя !2, блок 28 умножителей, первый вход которого соединен с выходом блока 26 умножителей и с вторым (отрицательным) входом блока 27 сумматоров, блок 29 сумматоров, первый (отрицательный) вход которого связан с выходом блока 28 умножителей, блок 30 памяти обратной передаточной функции канала компенсации, выходом подключенный к второму входу блока 26 умножителей, блок 31 памяти передаточной функции канала обратной связи, выход которого соединен с вторым входом блока 28 умножителей, блок 32 памяти единичного вектора, выход которого связан с вторым (положительным) входом блока

29 сумматоров, блок 33 делителей, вход делимого которого соединен с выходом блока 27 сумматоров, а его * выход является выходом 17 вычислителя 12, и блок 34 логики, вход которого соединен с выходом блока 29 сумматоров и с входом делителя блока 33 делителей, а выход является выходом 18 вычислителя 12.

Устройство работает следующим образом.

Сигнал приемника 1 поступает на вход фильтра 2, формирующего сигнал возбуждения излучателя 3. С выхода

10 линии задержки фильтра 2 временные отсчеты сигнала приемника 1 подаются на вход преобразователя 20.

Одновременно сигнал контрольного приемника 6 поступает на вход линии 7 задержки, с отводов которой временные отсчеты сигнала поступают на вход преобразователя 21. С выходов преобраэователей 20 и 21 частичные отсчеты фурье-образов сигналов приемников I и 6 подаются на входы соответственно блоков 22 и 23 умножителей, на другие входы которых с выхода блока 24 комплексного сопряжения поступают отсчеты, комплексно сопряженные отсчетам Фурье-образа сигнала приемника 1. В К-й цикл управления фильтром 2 с выходов блоков 22 и 23 умножителей соответственно отсчеты С << спектральной плотности сигнала приемника 1 и отсчеты

С, взаимной спектральной плотности сигналов приемников 6 и 1 поступают на входы делителя и делимого блока

25 делителей. С выхода блока 25 де(< I! (! t (1 „„ /(:,к ((ос T)((;(í!T ((я

L !

»х! )! ЙI!>1ь;! r 6 ".!II(>I!! е((f Й, ((л дpg(оЙ нх л к! з р< (.о ((! с (уп(((((т отсчеты W обратн((Й (IE ðåäëò«÷íî((функции канала к(и((с(!сании между (Iзлу (а1елем 3 и ((риемником Ь, предварительно записанные в блоке 30 памяти. С выхода блока 26 умножителей отсчеты VG„g /G поступают на первый (отрицательный) 10 вход блока 27 сумматоров и на вход блока 28 умножителей, на другой вход которого подаются отсчеты U ((ередаточной функции канала обратной связи между излучателем 3 и приемни- 15 ком 1, предварительно записанные в блоке 31 памяти. С выхода блока 28 умножителей отсчеты Пс(С 2„/Г (!, поступак(т на первый (отрицательный) вход блока 29 сумматоров, на второй (по- 20 ложительный) вход которого с выхода блока 32 памяти подается единичный вектор Е, предварительно записанный в блоке 32 памяти. На второй (положительный) вход блока 27 сумматоров 25 поступают отсчеты H . передаточной функции фильтра 2, полученные на выходе блока 13 буферной памяти в процессе предшествующего цикла управления. С выхода блока 29 сумматоров 30 отсчеты Е-UWG> /С („. подаются на вход

2(( блока 34 логики и на вход делителя блока 33 делителей, на вход делимого которого с выхода блока 27 сумматоров поступают отсчеты Н„.-ЬТ „/С „, . С

35 выхода блока 33 делителей найденные для (К+1)-го цикла управления отсчеты Н м (Н Ъсы /Г(„)/(Е 1Л С2к/G<,к) оценки передаточной функции фильтра

2 поступают на вход блока !3 буфер- 40 ной памяти. Приведенные математические преобразования следует понимать, как почленные операции над отсчетами одинакового порядкового номера (частоты). При увеличении 45

К итерративный процесс управления отсчетами Н1, передаточной функции фильтра 2 обеспечивает сходимость мощности сигнала контрольного приемника 6 к минимуму. В блоке 34 логики 50 проверяются условия устойчивости в замкнутом контуре приемник 1 фильтр 2 — излучатель 3 — канал обратной связи между излучателем 3 и приемником 1". Если условия устойчивости;

Re jE UWGqg /Gig) ) С при 1 1Е-UWG 2k /G«j

О, ° r н((налентные известным условиям

Ке(Н„,U) «1 при 1 (Н „,, U) = О, выполняются, То блок 34 логики генерирует на входе записи блока 13 буферной памяти импульс, отсчеты Н +! эа- пись(ваются в блок 13 буферной памяти и поступают на вход преобразователя

14. С выхода преобразователя 14 отсчеты импульсной переходной характеристики (коэффициенты нерекурсивного цифрового фильтра 2) подаются на управляющий вход 19 фильтра 2. С выхода фильтра 2 сигнал поступает на излучатель 3, формирующий компенсирующие акустические колебания в конструкции или среде 4. Если условия устойчивости не выполняются, то блок

34 логики не генерирует на,входе записи блока 13 буферной памяти импульс и коэффициенты фильтра 2 не изменяются.

Устройство работает циклически непрерывно и обеспечивает такую настрой. ку нерекурсивного цифрового фильтра, при которой сохраняется устойчивость и минимизируется мощность акустических колебаний в заданной области компенсации.

Формула и з о б р е т е н и я

1 . Устройство для компенсации случайных акусти еских колебаний в конструкциях и средах, содержащее последовательно соединенные приемник колебаний, нерекурсивный цифровой фильтр с линией задержки и излучатель, контрольный приемник, установленный в области компенсации, блок буферной памяти, блок памяти передаточной функции канала обратной связи и блок логики, выход которого подключен к входу записи блока буферной памяти, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, в него введены последовательно соединенные линия задержки, блок. измерений, первый блок умножителей, второй блок умножителей, первый блок сумматоров и блок делителей, а также быстрый обратный преобразователь Фурье, второй блок сумматоров, блок памяти обратной передаточной функции канала компенсации и блок памяти единичного вектора, причем вход линии задержки соединен с выходом контрольного приемника, второй вход блока измерений соединен

1494031

15

20 с выходом линии задержки нерекурсив- ного цифрового фильтра, второй вход первого блока умножителей соединен с выходом блока памяти обратной передаточной функции канала компенсации, второй вход второго блока умножителей соединен с выходом блока памяти передаточной функции канала обратной связи, второй вход первого блока сумматоров соединен с выходом блока памяти единичного вектора, выход первого блока сумматоров соединен с входом блока логики, выход первого блока умножителей соединен с первым входом второго блока сумматоров, второй вход которого соединен с выходом -блока буферной памяти и с входом быстрого обратного преобразователя Фурье, а выход — с вторым входом блока делителей, выход которого соединен с входом блока буферной йамяти, выход быстрого обратного преобразователя Фурье соединен с управлян1>ци> Вход< м не1н кур инн< I О цифрового фильтра.

2. Устройство по п.1, О т л и ч а к> ц е е с я тем, что блок измерений содержит последовательно соединенные первый быстрый преобразователь Фурье, третий блок умножителей и второй блок делителей, а также последовательно соединенные второй быстрый преобразователь Фурье, блок комплексного сопряжения и четвертый блок умножителей, причем входы первого и второго быстрых преобразователей Фурье являн тся соответственно первым и вторым входами блока измерений, второй вход третьего блока умножителей соединен с выходом блока комплексного сопряжения, вход которого соединен с вторым входом четвертого блока умножителей, выход которого соединен с вторым входом второго блока делителей, выход которого является выходом блока измерений.

1494031

Составитель С Юдин

Техред А. Кравчук

Редактор М. Келемеш

Корректор И.Горная

Заказ 4113/46 Тираж 343 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101